[VHDL编程] newdds

说明：基于FPGA的DDS算法的实现，已经通过FPGA的后端仿真实现-FPGA-based algorithm cordic, has passed the back-end FPGA simulation
<liang ming> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] hitm

说明：数字系统答辩PPT,打地鼠课程设计，获得了二等奖的哦！-Digital System reply PPT, play hamster curriculum design, won the second prize of Oh!
<ayls> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] fpu100_latest.tar

说明：This a 32-bit floating point unit (FPU), which I developed in a project within the Vienna University of Technology. It can do arithmetic operations on floating point numbers. The FPU complies fully with the IEEE 754 Stan
<amin> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] Calculator

说明：基于Verilog开发的计算器，希望对大家有帮助！-Verilog-based development of the calculator, we want to help!
<sun pei> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] key_sin

说明：PS/2键盘加DDS的verilog 设计-PS/2 keyboard plus the verilog design DDS
<刘汉超> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] LED_Verilog

说明：This contain the Verilog code for LED in FPGA Spartan 3E kit. All codes are tested and bit file are ready to use.
<gurhans> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] ssram

说明：ssram using VHDL code
<simyunsub> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] Creating-Safe-State-Machines

说明：Creating Safe State Machines
<Christoffer> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] logic_simulation_problem

说明：VHDL Logic simulation Project content.
<simwoochan> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] clock

说明：verilog hdl 编写的八位数码管24进制的数字钟，含清零功能-verilog hdl written eight digital tube 24 hex digital clock, with clear function ...
<少宇> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] clock

说明：针对开发板闹钟的设定，这仅是其中闹钟的一小块-Set the alarm for the development board, which is one of only a small alarm clock
<cy> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0

[VHDL编程] ztj

说明：底层基本逻辑单元实现状态机的功能，根据不同的控制位实现状态转化(Basic logic unit realizes state machine function and realizes state transformation according to different control bits)
<ltfy咖啡> 在 2025-02-01 上传 | 大小：1.88mb | 下载：0