资源列表

« 1 2 ... .44 .45 .46 .47 .48 649.50 .51 .52 .53 .54 ... 4311 »

[VHDL编程j

说明:vhdl编程 实现移位寄存器。左移和右移-VHDL programming shift register. The left and shifted to right
<wangjun> 在 2025-01-31 上传 | 大小:1.98mb | 下载:0

[VHDL编程cpld

说明:学习cpld的入门讨论资料 对新手还是有帮助的-an entry material to learn CPLD,it s good to the beginner of CPLD
<jesse> 在 2025-01-31 上传 | 大小:1.98mb | 下载:0

[VHDL编程cpld

说明:给你一个易懂而生动的cpld开发介绍 让你可以直观的了解cpld开发的简单过程-Give you a straightforward and vivid descr iption cpld development so that you can develop an intuitive understanding of a simple process cpld
<pipi> 在 2025-01-31 上传 | 大小:1.98mb | 下载:0

[VHDL编程vhdlClock

说明:VHDL编写的电子时钟程序,经仿真正确,包含源码-Electronic clock program written in VHDL, the simulation is correct, including source code
<liaojiawen> 在 2025-01-31 上传 | 大小:1.99mb | 下载:0

[VHDL编程SVA-script

说明:一个自己总结的systemverilog assertion读书笔记,基本上systemverilog assertion的语法比较全。简单易懂。适合SVA入门。-systemverilog assertion scr ipt
<张松> 在 2025-01-31 上传 | 大小:1.99mb | 下载:1

[VHDL编程Two_Port_RAM

说明:
<林鸿海> 在 2025-01-31 上传 | 大小:1.99mb | 下载:0

[VHDL编程easy-CPLD

说明:学习CPLD/FPGA很好的电子书.讲得很好.-Learning CPLD/FPGA good books. Put it very well.
<kevin> 在 2025-01-31 上传 | 大小:1.99mb | 下载:0

[VHDL编程DDS_signal_genarator

说明:这是一个利用verilog语言编写的信号发生器的例子,值得参考-this is a code about signal generator by VIERILOG LANGUAGE!
<zhangxiaoqiang> 在 2025-01-31 上传 | 大小:1.99mb | 下载:0

[VHDL编程VGA

说明:这里有很全的VGA的实例,对VGA具有很详细的讲解和编程,主要是Verilog语言进行编写。-Here are examples of very wide VGA for VGA has a very detailed explanation and programming, mainly written in Verilog language.
<jacksee> 在 2025-01-31 上传 | 大小:1.98mb | 下载:0

[VHDL编程Zynq-7000-for-Hardware-Engineers

说明:Zynq-7000硬件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Hardware Engineers
<yin> 在 2025-01-31 上传 | 大小:1.99mb | 下载:0

[VHDL编程zhong5

说明:Basys2开发板上烧写后,可在LCD1602显示屏上动态显示年月日时分秒和温度值,并且可以手动设置闹钟和温度上下限,越限报警。(Basys2 development board programmer, can dynamically display the date when the minutes and seconds and temperature on the LCD1602 screen, and you can manua
<陈诚 > 在 2025-01-31 上传 | 大小:1.99mb | 下载:0

[VHDL编程rx_module

说明:接收机的顶层模块构建,对需要参考的朋友有一定的帮助(The construction of the top module of the receiver is helpful to friends who need reference.)
<月@夜> 在 2025-01-31 上传 | 大小:1.99mb | 下载:0
« 1 2 ... .44 .45 .46 .47 .48 649.50 .51 .52 .53 .54 ... 4311 »

源码中国 www.ymcn.org