[VHDL编程] s3c2410_code_Test

说明：s3c2410开发板的测试代码,包括lcd，led，button，中断测试等-S3C2410 development board of the test code, including lcd, led, button, interrupt testing
<wenger> 在 2025-01-31 上传 | 大小：1.98mb | 下载：0

[VHDL编程] shuzizhong

说明：基于fpga数字钟系统，可以显示时钟，以及报时功能-Fpga-based digital clock system can display the clock, as well as the time function
<ghost> 在 2025-01-31 上传 | 大小：1.97mb | 下载：0

[VHDL编程] VHDL_FINAL

说明：附檔有詳盡的源碼與輸入輸出說明，包含模擬圖形與流程圖-Attached file has a detailed descr iption of source code and input and output, including analog graphics and flow charts
<呂偉民> 在 2025-01-31 上传 | 大小：1.98mb | 下载：0

[VHDL编程] calibre_drc_lvs_data_2006.3.tar

说明：Calibre DRC and LVS labs.
<EE_grad> 在 2025-01-31 上传 | 大小：1.98mb | 下载：0

[VHDL编程] quartus6.0

说明：非常全面的QUARTUS，希望对您有所帮助-Very comprehensive QUARTUS, hope for your help
<lym> 在 2025-01-31 上传 | 大小：1.97mb | 下载：0

[VHDL编程] ALUC

说明：用verilog语言中xilinx平台上实现single ALU,包括alu的基本MIPS指令运算,ALU control的实现-Xilinx verilog languages with the platform to achieve single ALU, including the basic MIPS instructions alu operations, ALU control implementation
<何进> 在 2025-01-31 上传 | 大小：1.97mb | 下载：1

[VHDL编程] scrube

说明：基于NIOSii的绘图板，在友晶提供的液晶屏上显示如同WINDOWS的界面，并同其绘图操作-Based NIOSii drawing board, the Friends of the crystal to provide the LCD screen on the display as the WINDOWS interface, with its drawing operations
<zhangmeng> 在 2025-01-31 上传 | 大小：1.98mb | 下载：0

[VHDL编程] da_fir

说明：分布式fir的实现 有源程序 可以自己修改 实现自己描述的功能-Implementation of a source distributed fir can modify the function to achieve their descr iption
<wang> 在 2025-01-31 上传 | 大小：1.98mb | 下载：0

[VHDL编程] VerilogHDL

说明：《设计与验证：VerilogHDL》的配套源代码，有丰富的例子，有利于初学者使用-Design and Verification: Verilog HDL "supporting source code, a wealth of examples, for beginners
<zhuwen> 在 2025-01-31 上传 | 大小：1.98mb | 下载：0

[VHDL编程] ISE_lab15

说明：以前的xilinx公司的软件的FPGA的实验程序-FPGA experimental program xilinx company s previous software
<郑> 在 2025-01-31 上传 | 大小：1.97mb | 下载：0

[VHDL编程] signal-generator

说明：Design of DDS signal generator based on VHDL+FPGA, has been through the adjustable, can be directly used, simulation -DDS signal generator circuit design, Verilog source code, can be directly used, simulation
<李静璐> 在 2025-01-31 上传 | 大小：1.97mb | 下载：0

[VHDL编程] ren_tian_tang

说明：详细介绍了通过FPGA实现经典的任天堂游戏，有详细的代码跟注释-Details of the realization of the classic Nintendo game by FPGA, a detailed code with comments
<王兵兵> 在 2025-01-31 上传 | 大小：1.98mb | 下载：0