[VHDL编程] Uart

说明：UART source code in verilog
<Sweetu> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] parity_check

说明：Parity checing program in verilog
<Sweetu> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] sumUnit

说明：包含一个将二进制加法结果转换为3位BCD码的结构。以方便用七段译码器显示结果。-Convert result of binary adding to 3-digits BCD code, and thus make it easy to display the result with 7 segments decoders.
<文玖泽> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] zaidaidankuaipaipinghua

说明：窄带信号単快拍测向 通过平滑 提高信噪比 -Narrowband signals and single-snapshot direction finding Improve the signal to noise ratio by smoothing
<聂玺> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] ADS0

说明：AD7475采样芯片控制器，并转换成16bit并行数据-AD7475 sampling chip controller, and converted into a 16bit parallel data
<ys> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] ledcube

说明：ledcube.c is c-file from the 8x8x8 LedCube Project
<pawarotti> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] ROM-based-sine-wave-generator-of-the-design-the-u

说明：Rom based Sine wave generator
<Ladik> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplexor

说明：multiplexor 3x1 bites is done by me on cla-multiplexor 3x1 bites is done by me on class
<titokifi> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] eepromFINALcorto

说明：Basically it waits for a interrupt (push button) and checks if an eeprom 24c64 has FF in all its address then turns a led if true, this is only if the switch in port D is closed, if not, it writes a byte number "i" in th
<Maus> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] tb_sigma_h

说明：test bench for sigma delta
<Renu Mary> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] advhdl

说明：此源程序是基于vhdl的AD转换模块，可用于FPGA的开发与应用-This source code is based on the VHDL AD conversion module, which can be used for development and application of FPGA
<林伟洲> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] baseband_modulation_coef_gain

说明：CPM调制定点增益模块，完成CPM的调制指数确定-Phase locked loop demodulation module, for CPM modulation demodulation front end
<法克尤> 在 2024-11-11 上传 | 大小：1kb | 下载：0