[VHDL编程] gray

说明：verilog语言编写的十分频器源码和测试文件-a program of ten divider,with a source and test file,using the verilog language
<Princess> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ad9854_z1_first

说明：ad9854的xilinx代码，verilog代码，调试通过的-ad9854 xilinx code, Verilog code, debugging through
<朱明明> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] sin

说明：该模块产生以64个时钟为一个周期的正弦波。-The module is a 64 clock cycle of the sine wave.
<刘西> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] sine

说明：简易的正弦信号发生器，用verilog代码写成-A simple sinusoidal signal generator, written with verilog code
<王呈威> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] a-kind-of-digital-pilvji

说明：简单数字频率计 可以测出较多种信号的频率 简单实用-a kind of digital pilvji
<张萌> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] divider

说明：基于FPGa的32为除法器，从别的地方搞来的，给大家共享以下，算是做贡献。-Divider based on the FPGA 32, to engage in from somewhere else, to share the following to be considered to contribute to.
<段亚斐> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_interface

说明：coorunnerii spi interface master 中的spi与从设备的接口程序-coorunnerii spi interface master
<*伟> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpin

说明：分频器有2分频16分频8分频也可用于其他分频-Divider have divided by 16 divided by 8 divide can also be used for other frequency division
<夏小顺> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] states

说明：红绿灯控制，红黄绿三色红绿灯控制程序。状态机输出分成同步输出和异步输出，状态机异步输出直接用状态机的某个状态进行组合逻辑运算来得到一个输出，同步输出是在该状态的时钟上跳沿控制输出变化。-Traffic light control
<zh> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] basketball24

说明：基于FPGA的篮球24秒计时器，开发环境为MAXPLUS-24 second timer in the FPGA-based basketball,Development environment for MAXPLUS
<cynthia> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] timecontrol

说明：verilog 语言实现巴克码和写串行数据，对PLL进行配置。-using verilog to generate bakema and write series datas for PLL conifgure.
<D.eason> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] led

说明：数码管显示资料适合初学者学习一定要从基础做起-The digital display information for beginners to learn must, from the basics
<houxiaoshuai> 在 2024-11-13 上传 | 大小：1kb | 下载：0