资源列表

« 1 2 ... .11 .12 .13 .14 .15 4016.17 .18 .19 .20 .21 ... 4311 »

[VHDL编程motor-control

说明:可逆计数器,有多重用途,可独立应用,亦可作为系统的一个模块!使用方便,-cycle count
<小吴> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程MotorV2

说明:基于PID 控制算法的直流电机控制,输出PWM波,很容易用-motor control
<liang> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程last-step

说明: Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<vishal> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程new

说明: Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<vishal> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程Four-ways-of-contest

说明:基于vhdl硬件设计语言而设计的四路抢答器-Based on VHDL designed hardware design language road 4 contest device
<杨明> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程Counter.v

说明:Custom verilog code for up counter with Interrupt.
<Moganeshwaran> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程xor_encryption

说明:A simple XOR encryption using verilog.
<Moganeshwaran> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程crc16

说明:Crc校验程序,用于HDLC通信里面和其他的crc校验的代码,是crc16的-Crc verification procedures for the inside and other HDLC communication crc check code is the crc16 of the
<网报> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程rcrc16

说明:rcrc16的反校验码,用于接收方的校验,工程上已经实现了,是正确的代码-rcrc16 anti-check codes for the receiver calibration, engineering has been achieved, is the correct code
<网报> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程SMG_DISPLAY

说明:4位一体共阴极数码管显示模块,调用模块,直接显示-SEG display module
<姚纪元> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程jyfp

说明:将输入1kHZ的信号分频为50HZ的分频-1kHZ the input signal frequency is 50HZ crossover device
<jiangshaom> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程pal_vedio

说明:基于FPGA的pal制模拟视频显示程序,verilog Hdl-pal-d vedio display fpga verilog
<wushj> 在 2024-11-14 上传 | 大小:1kb | 下载:0
« 1 2 ... .11 .12 .13 .14 .15 4016.17 .18 .19 .20 .21 ... 4311 »

源码中国 www.ymcn.org