[VHDL编程] chuankou

说明：串口，电脑可接受，可发送；fpga实验主板通过串口线同样可接收发送-Serial port, the computer is acceptable, can be sent fpga board experiments also can be received via the serial line to send
<苦苦> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通灯，红黄绿黄依次亮，黄灯亮的时间相对较短，红绿灯亮的时间一样-Traffic lights, red yellow and green turn yellow light, yellow light of the relatively short time, the same time, bright lights
<苦苦> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] leijiaqi

说明：从000000000到11111111其中步进为K（随便设，）逐步增加，每遇到上升沿时进行增加-One step from 000,000,000 to 11,111,111 for the K (casual set,) and gradually increased to increase when the rising edge of each encounter
<苦苦> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] randomization

说明：数字电视DVB-C/T调制器的randomize模块-Digital TV DVB-C/T randomize the modulator module
<yuzhiwu> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] redwire

说明：基于FPGAEASY060的红外发送，接收及数码管显示-Based on the FPGAEASY060 infrared sending, receiving and digital tube display
<吴寿武> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] sclock_01

说明：verilog 秒表，利用视觉暂留，时钟频率-verilog stopwatch
<sonia> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] clk

说明：时钟的产生和测试 ，并采用了状态机的方法-Clock generation and testing, and using the state machine approach
<朱艳丽> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] ad7862

说明：4通道12位AD7862 VHDL控制程序-4-channel 12-bit AD7862 VHDL control program
<张勇亮> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] lab2

说明：使用chdl 实现音谱转换的小实验，可以作为音乐翻译的样子-Convert audio spectrum using chdl achieve a small experiment, translated as the way music
<无名> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] Add_4bits

说明：a code adding 4 bits
<smile> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] Add_Nbits

说明：a code adding N bits
<smile> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] Asynchronis_Bascule_D

说明：a synchronise bascule in Vhdl
<smile> 在 2024-11-14 上传 | 大小：1kb | 下载：0