[VHDL编程] ram_sp_sr_sw

说明：同步读/写 RAM，使用systemverilog实现-Synchronous read write RAM, using systemverilog
<张三> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] motor-positioning-control-vhdl

说明：步进电机定位控制系统VHDL程序与仿真,绝对能用,经本人毕设测试!-Stepper motor positioning control system and simulation of VHDL program, absolutely can, after I completed the test set!
<卡卡> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] 5_write_back

说明：Risc processor:- Write back
<mahesh> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] fenpin

说明：用VHDL语言实现2的n次幂分频程序，程序包含2，4，8，16分频-VHDL language with the power of 2 frequency procedure n
<白白> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] AD7982VHDL

说明：AD7982 的控制和读写程序 师姐用VHDL编的，编译无错误！-AD7982 and written procedures to control the line of duty with the VHDL code, the compiler error-free!
<冯丹> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] code_lock

说明：用verilog语言设置一个简易密码锁，当顺序输入137966时，密码正确，led灯亮。 -Verilog language setting with a simple lock, when the order of input 137966, the password is correct, led lights.
<刘俊斌> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] clock

说明：用verilog语言编写的一个电子钟。能够显示时分秒，具有清零，设置时间的功能。-Verilog language with an electronic clock. Can display minutes and seconds, with a clear, set the time function.
<刘俊斌> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] vga

说明：vga显示代码，能够实现彩色条纹显示。还有一个小球弹动的显示。-vga display code can be displayed in color stripes. There is also a bouncing ball display.
<刘俊斌> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] fir_pipeline_lms

说明：verilog语言编写LMS（最小均方误差）自适应滤波器。-verilog language LMS (least mean square error) adaptive filter.
<刘俊斌> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] fir_lms

说明：verilog语言编写LMS（最小均方误差）自适应滤波器。-verilog language LMS (least mean square error) adaptive filter.
<刘俊斌> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] HDB3-Decoding

说明：hdb3解码程序，输入时01代表+1,10代表-1,程序经仿真通过。-hdb3 decoder, input 01 representative of the representative+1,10-1, the program adopted by the simulation.
<李志强> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] vhdlchufaqi

说明：这是一个基于VHDL语言的bch除法器，其功能就是实现二进制除法，采用移位的方式进行-This is based on VHDL language bch divider, its function is to achieve binary division, the way by shift
<刘某> 在 2024-10-10 上传 | 大小：1024 | 下载：0