资源列表
[VHDL编程] Addr_Generator
说明：其中start是开始信号，上升沿启动控制单元；CLK是工作时钟；CtrlAddr是读取控制字时的地址；CtrlData是读取的控制字；Reading是读信号；EOP是本次AD采样完成信号，只有当AD1和AD2均完成后EOP才为高；EN是允许信号，启动分频器、地址发生器；N是分频系数；Addr1和Addr2分别是AD1和AD2数据存储的起始地址；NUM1和NUM2分别是采样点数。 控制字分别表示分频系数为2，AD1起始地址为1，采样点<谢明> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] UART_Transmitter
说明：将16为并行数据转换为串行数据输出，可以根据需要方便的更改位宽和数据长度-The 16 parallel data into serial data output, you can easily change the bit width required and the data length<陈建> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] UART_Receiver
说明：将串行数据转换为16为并行数据。可以更改文件中的参数，适应其他位宽和数据长度的接收。-16 the serial data into parallel data. You can change the file parameters and data to adapt the length of the other bits wide receiver.<陈建> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] partiy-generator
说明：hi this is vhdl code for parity generator/checker<mani> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] q
说明：tlc5510接口电路仿真程序，主要是在quaturs2软件中运行-The Technique of The Connection between The TLC5510 8-bit High-Speed<yangguanglei> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] eda-chengxu
说明：VHDL语言源程序，使用元件例化的方法设计简易数字钟-VHDL language source code, the use of components instantiated designed simple digital clock<gaoxue> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] LCD_Control
说明：液晶1602的显示程序，固定显示几个汉字，修改汉字内容就可以用了-1602 LCD display program, fixed displays several characters, can be used to modify the content of a character<宋珂> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] Marquee-VHDL
说明：一个用硬件描述语言VHDL进行编写的跑马灯程序，通过改动数据可控只灯亮的顺序-A hardware descr iption language VHDL program for the preparation of the marquee, change the data controlled by the order of only light<Jack> 在 2024-11-14 上传 | 大小：1kb | 下载：0
[VHDL编程] vhdl-delay
说明：vhdl延时程序,源程序，已调试，可以用-VHDL delay program<任贤齐> 在 2024-11-14 上传 | 大小：1kb | 下载：0