资源列表

« 1 2 ... .52 .53 .54 .55 .56 3957.58 .59 .60 .61 .62 ... 4311 »

[VHDL编程ROM_module

说明:it contain source code for ROM module.
<sunny> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程comparator

说明:it contain source code for comparator module.
<sunny> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程Tristate_driver

说明:it contain source code for tristate driver module.
<sunny> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程16bitcounter

说明:it contain source code for 16 bit counter module.
<sunny> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程qiangda

说明:设计的四人多路抢答器,基于vhdl开发环境-this project is based on vhdl
<束方健> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程PS2_Controller

说明:verilog hdl 实现的PS2控制模块-verilog hdl PS2
<dk1st> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程i2c_slave

说明:自己写的iic slave的控制器,经过验证-Wrote it myself iic slave controller, verified
<高伟> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程MECEditDocument

说明:一个很好的基于单片机频率计的程序,希望对用的着的朋友有所帮助-A good frequency meter based on SCM procedures, hope to use a friend' s help
<houhb> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程mytime

说明:Verilog实现的实时时钟 功能,时分秒-Verilog timer
<liuyun> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程cic

说明:抽取滤波的Verilog实现,经测试可用-Decimation filter
<anderson> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程sram

说明:实现单端口SRAM,地址4比特即一共16个寄存单元,数据4比特说明每个单元有四个寄存器,一共64个D-Single-port SRAM, 4-bit address that is a total of 16 storage units, data 4-bit instructions each unit has four registers, a total of 64 DFF
<宫廷> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程subtractor

说明:Verilog source code for full subtractor module build with predefined nor gates.
<CRC PUCMG> 在 2024-11-15 上传 | 大小:1kb | 下载:0
« 1 2 ... .52 .53 .54 .55 .56 3957.58 .59 .60 .61 .62 ... 4311 »

源码中国 www.ymcn.org