[VHDL编程] AHB2APB_Bridge_example_M7

说明：Cortex-M3+FPGA AHB2APB桥接设计范例, 核心IP不可读，可用。可以综合，测试。-Cortex-M3+ FPGA AHB2APB_Bridge_example， IP core not readable。
<gxliu> 在 2024-10-12 上传 | 大小：215040 | 下载：0

[VHDL编程] shumaguan

说明：数码管通常是由多个发光二极管封装在一起组成“8”字型的器件，数码管特定的段加上电压后，这些特定的段就会发亮，显示出特定信息的显示器！-The digital tube is usually composed of a plurality of light emitting diodes together to form a 8 type of device, digital tube specific segment plus vo
<吴立> 在 2024-10-12 上传 | 大小：1950720 | 下载：0

[VHDL编程] shiboqi

说明：数字示波器是数据采集，A/D转换，软件编程等一系列的技术制造出来的高性能示波器。显示效果不如模拟示波器，但是带宽大，功能丰富，已经成为测试的主流。-Digital oscilloscope is a data acquisition, A/D conversion, software programming, a series of technology to produce high performance oscilloscope.
<吴立> 在 2024-10-12 上传 | 大小：16548864 | 下载：0

[VHDL编程] xinhaofashengqi

说明：信号发生包括 器函数信号发生器, 正弦信号发生器, 低频信号发生器, 多功能信号发生器, 彩色电视信号发生器,, 高频信号发生器, 脉冲信号发生器, 数字信号发生器, dds信号发生器,...... 发生各种类信号供调试、检测、调制等生产、科研、教学之用。-信号发生包括 器函数信号发生器, 正弦信号发生器, 低频信号发生器, 多功能信号发生器, 彩色电视信号发生器,, 高频信号发生器, 脉冲信号发生器, 数字信号发生器,
<吴立> 在 2024-10-12 上传 | 大小：7461888 | 下载：0

[VHDL编程] yejinxianshipin

说明：液晶显示屏（LCD）用于数字型钟表和许多便携式计算机的一种显示器类型。-Liquid crystal display screen (LCD) used for digital clock and a display type of many portable computer.
<吴立> 在 2024-10-12 上传 | 大小：17058816 | 下载：0

[VHDL编程] YD

说明：运用qurtus9.0进行全数字锁相环的制作，内含有各个模块及程序注释。-Of all digital phase-locked loop with qurtus9.0 production, contains various modules and application notes
<叶宏> 在 2024-10-12 上传 | 大小：571392 | 下载：0

[VHDL编程] Mouse2

说明：mouse led program module VHDL
<Flubberia> 在 2024-10-12 上传 | 大小：473088 | 下载：0

[VHDL编程] UART

说明：在DE2开发板上实现串口收发设计，系统时钟频率为50MHz,reset信号低电平有效，输入数据最高位为1时按位取反再输出-Achieve serial transceiver design DE2 board, the system clock frequency of 50MHz, reset active low signal, the input data is the most significant bit is 1. Bit
<zhangmin> 在 2024-10-12 上传 | 大小：2048 | 下载：0

[VHDL编程] UART

说明：UART串口接受发送，串口调试助手与nexys3进行通信-UART serial ports that accept transmissions
<wangsheng> 在 2024-10-12 上传 | 大小：15360 | 下载：0

[VHDL编程] LTC_1867_driver

说明：Verilog实现LTC1867的驱动程序，功能：四路单端输入CH0~CH3，系统时钟频率50MHZ，SCK为12.5MHZ，接收数据按通道四路实时输出，输出频率为100HZ，16位数据。-Verilog realize LTC1867 driver features: four single-ended input CH0 ~ CH3, the system clock frequency is 50MHZ, SCK is 12.5M
<陈勇> 在 2024-10-12 上传 | 大小：3067904 | 下载：0

[VHDL编程] rs232_auto

说明：verilog实现通过RS232自发自收，波特率为115200，传输格式为1位起始位，8位数据位，1位停止位，无校验位-verilog through RS232 spontaneous self-closing, 115200 baud rate, transmission format is one start bit, 8 data bits, 1 stop bit, no parity bit。
<陈勇> 在 2024-10-12 上传 | 大小：5898240 | 下载：0

[VHDL编程] KEBIANCHENGLUOJIQIJIANPEIXUN

说明：参加电子设计大赛不可或缺的可编程逻辑器件的系统培训资料-System training materials to participate in Electronic Design Contest integral programmable logic devices
<PENG> 在 2024-10-12 上传 | 大小：1912832 | 下载：0