[VHDL编程] Clock_Edge

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] SYNC_FIFO

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] color_conv

说明：BT656,YCBCR数据格式转换成VGA(888)数据算法，-BT656, YCBCR data format converted into VGA (888) data algorithm,
<朱红梅> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：用VHDL写的带有小时，分钟，秒的电子钟，已在FPGA开发板上调试运行过，显示very well!-Written in VHDL, with the hours, minutes, seconds, the electronic clock has been running in the FPGA development board debugger before, show very well!
<赵静> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：从0到14的计数，当然你改动下源程序，计数范围可以扩大。还带有清零的功能！-From 0 to 14 counts, of course, you change the next source, counts could be expanded. Also with the Clear function!
<李海> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] state_mm

说明：有限状态机源码，verilog语言编写。非常详细的示范了FSM状态机的编写。-Finite state machine source code, verilog language. A very detailed model of the FSM state machine preparation.
<王先生> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] JPEG2000

说明：用于JPEG2000的53小波VHDL源码-53 for the JPEG2000 wavelet VHDL source code
<闫霜山> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] songer

说明：VHDL语言实现设计音乐功能模块的源代码，-VHDL language implementation design of musical function module source code,
<冬茗> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] sccb

说明：Omnivision SCCB interface verilog model
<Chris> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] BPQ

说明：倍频器-WE
<Sun> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] io

说明：io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，-io port VHDL code
<henin> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ALU

说明：alu 模块，算术逻辑单元，实现简单的控制模块，有最基本的几条指令-alu instruction
<henin> 在 2024-11-16 上传 | 大小：1kb | 下载：0