[VHDL编程] crc16

说明：crc16 module for SDIO DAT line calculation
<kantengri> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ncr

说明：module to wait 2 clocks for SD card
<kantengri> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] wait_data

说明：module to wait data on DAT line SDIO mode
<kantengri> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] send_cmd

说明：SD card SDIO module send command and read response
<kantengri> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 0

说明：用vhdl语言实现4位乘法器，已被测试过，可参考使用-Vhdl language with four multipliers, have been tested, may refer to the use of
<lz> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：用VHDL语言写的FIFO代码，可设FIFO的深度-VHDL language with code written in FIFO, FIFO depth can be set up
<wd> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] gumdisp

说明：gum vending machine implementation in vhdl, state machine implementation,
<hatela> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] rshift1

说明：right shifter using vhdl,
<hatela> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] seller

说明：假设饮料只有一种价格为2.5元，硬币有0.5元和1.0元两种，考虑找零，用Verilog描述其控制电路，并用FPGA实现-The assumption that only one type of beverage price of 2.5 yuan and 0.5 yuan coins have two kinds of 1.0 yuan to consider give change, using Verilog descr ipti
<何涛> 在 2024-11-18 上传 | 大小：1kb | 下载：1

[VHDL编程] booth

说明：基于verilog的booth算法的乘法器-Based on the booth algorithm verilog multiplier
<gyj> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] brentkung_32

说明：32 bit brentkung adder tr-32 bit brentkung adder tree
<suha> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] koggestone_32

说明：koggee stone 32 bit adder
<suha> 在 2024-11-18 上传 | 大小：1kb | 下载：0