[VHDL编程] Four-bit-signed-number-division

说明：设计四位定点有符号整数除法器（op=ai÷bi），软件仿真通过后下载到FPGA板子进行验证 [具体要求] 1、 使用clock为输入时钟信号，其频率为50MHz 2、 使用拨码开关sw7~sw4为被除数ai，其中sw7为MSB(高位)，sw4为LSB(低位) 3、 使用拨码开关sw3~sw0为除数bi，其中sw3为MSB，sw0为LSB 4、 使用按钮btn<0>作为输入确定信号，在每次改变输入时按下按钮
<刘东辉> 在 2025-01-18 上传 | 大小：4kb | 下载：0

[VHDL编程] Spring_2010

说明：魏坤手持开源示波器2010-WeiKun Open Sourse Handheld Oscilloscope Spring 2010
<Elante> 在 2025-01-18 上传 | 大小：1.66mb | 下载：0

[VHDL编程] Winter_2010

说明：魏坤手持开源示波器2010冬季版-WeiKun Open Sourse Handheld Oscilloscope winter 2010
<Elante> 在 2025-01-18 上传 | 大小：2.02mb | 下载：0

[VHDL编程] Spring_2011

说明：魏坤开源手持示波器2011春季版-WeiKun Open Sourse Handheld Oscilloscope Spring 2011
<Elante> 在 2025-01-18 上传 | 大小：2.85mb | 下载：0

[VHDL编程] The-first-edition-oscilloscope

说明：第一版魏坤手持开源示波器-The first edition open sourse handheld oscilloscope
<Elante> 在 2025-01-18 上传 | 大小：248kb | 下载：0

[VHDL编程] uart

说明：Atmega 328 UART clone with testbench, cannot be synthesized to gates
<Sam> 在 2025-01-18 上传 | 大小：64kb | 下载：0

[VHDL编程] binarytree

说明：Binary tree in system verilog using classes, and automatic function
<Sam> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Spread-Spectrum-Analyzer

说明：Spread-Spectrum-Analyzer in verilog with testbench
<Sam> 在 2025-01-18 上传 | 大小：477kb | 下载：0

[VHDL编程] Sequence-Detector

说明：序列检测器，开写为两个always语句，即为两段式有限状态机。将组合部分中的判断状态转移条件和产生输入再分开写，则为三段式有限状态机。 二段式在组合逻辑特别复杂时适用，但要注意需在后面加一个触发器以消除组合逻辑对输出产生的毛刺 。三段式描述方法虽然代码结构复杂了一些，但是换来的优势是：使FSM做到了同步寄存器输出，消除了组合逻辑输出的不稳定与毛刺的隐患，而且更利于时序路径分组，一般来说在FPGA/CPLD等可编程逻辑器件上的综合与布局布
<xxl> 在 2025-01-18 上传 | 大小：3.33mb | 下载：0

[VHDL编程] sqrt_32bit_non_restoring

说明：a 32bit non-restoring square root with CSM in VHDL
<ali> 在 2025-01-18 上传 | 大小：3kb | 下载：0

[VHDL编程] SHA3-VHDL

说明：SHA3 VHDL implementation FPGA proven
<Zero> 在 2025-01-18 上传 | 大小：202kb | 下载：0

[VHDL编程] pipelined_fft_256

说明：pipelined fft/ifft 256 point ip core
<SANDEEP> 在 2025-01-18 上传 | 大小：217kb | 下载：0