[VHDL编程] sinwave

说明：用verilog HDL产生正弦阶梯波。加da即可输出正弦波-Using verilog HDL ladder generated sine wave. Da can increase the output sine wave
<chenmao> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] cordic

说明：本代码使用verilog编写了CORDIC数字计算机的设计-This code uses the Verilog CORDIC has prepared the design of digital computers
<石小磊> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] SRAM-PINGPANG

说明：超声视频图像需要实时地采集并在处理后在显示器上重建，图像存储器就必须不断地写入数据，同时又要不断地从存储器读出数据送往后端处理和显示[11]。为了满足这种要求，可以在采集系统中设置2片容量一样的SRAM，通过乒乓读写机制来管理。任何时刻，只能有1片SRAM处于写状态，同时也只有1片SRAM处于读状态。工作期间，2片SRAM都处于读写状态轮流转换的过程，转换的过程相同，但是状态错开，从而保证数据能连续地写人和读出祯存.-Real-time
<smj1980> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] mymul

说明：这是一段用VHDL语言编写的程序 用FPGA实现模糊控制器-This is a language with VHDL procedures realize the fuzzy controller using FPGA
<林> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] clr_m

说明：用FPGA实现的模糊控制器 部分用VHDL编写的源程序-Using FPGA to achieve some of the fuzzy controller using VHDL source code prepared
<林> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] div16_8

说明：用FPGA实现模糊控制器 部分用VHDL语言编写的源程序-Realize the fuzzy controller with FPGA using VHDL language part of the source
<林> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_exam

说明：VHDL写的串口，很好用，程序非常简单，可以调试用-Written in VHDL serial, very good, and the procedure is very simple, you can debug with
<jimmy> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 219encode

说明：（219）卷积编码的verilog hdl源代码,很有用的啊,-(219) convolutional coding verilog hdl source code, very useful, ah,
<骆军> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] single

说明：verilog 我自己写得按单脉冲发生器，通过了综合和仿真，和频率可变的正弦波发生器，-verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,
<潘见> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] uriscram

说明：RAM存储器： 设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write= 1 则mem(conv_integer(address))<=datain. -RAM memory: Set 16 8 memory cell. If read = 1 is dataout
<良芯> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo8x9

说明：8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展-8 deep, 9-bit wide FIFO VHDL source design, for improving on this basis can be extended
<lxy> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] dianzizhong

说明：用vhdl编写的简易电子中设计，经过测试成功，且用记事本上载，无需阅读器进行阅读。-Use of VHDL in the preparation of simple electronic design, has been tested successfully, and use Notepad to upload without reader reading.
<stone> 在 2024-11-18 上传 | 大小：1kb | 下载：0