资源列表
[VHDL编程] Verilog-Classic-tutorial
说明:经典教程,帮助初学者快速掌握verlog编程方法-The classic tutorial to help beginners to quickly master the verlog programming method<夏> 在 2024-10-14 上传 | 大小:1328128 | 下载:0
[VHDL编程] OQAM_PREPRO
说明:OQAM modulation VHDL code<Jaydeep Parmar> 在 2024-10-14 上传 | 大小:1438720 | 下载:0
[VHDL编程] basys3_timing
说明:基于Basys3的数字钟实例,主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL-Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL<王柄杰> 在 2024-10-14 上传 | 大小:708608 | 下载:0
[VHDL编程] float_add_module
说明:verilog编写的32位浮点数加法器。Start_Sig 和Done_Sig 是控制信号,作为启动和反馈完成,A 和B 是32 位宽的操作数输入信号,Result 则是32 位宽的输出结果。-32bits float add module use Verilog HDL.<刘磊> 在 2024-10-14 上传 | 大小:2048 | 下载:0