资源列表

« 1 2 ... .03 .04 .05 .06 .07 3808.09 .10 .11 .12 .13 ... 4311 »

[VHDL编程adgal

说明:本代码可做为可编程逻辑器件ATF16V8B参考的例子,实现了各种 与或非逻辑 -This code can be used as a programmable logic device ATF16V8B reference examples, and realize a variety of non-logical
<蔡彬彬> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程UART_send

说明:Verilog HDL 串口发送程序,在ACTEL Fusion FPGA上实验成功 ,和大家一起分享!^_^-Verilog HDL send serial procedures, ACTEL Fusion FPGA in the success of the experiment, and share with everyone! ^ _ ^
<whq> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程UART_rec

说明:verilog 串口接收程序,在ACTEL Fusion FPGA上实验成功 和大家一起分享!^_^-Verilog serial receive process, ACTEL Fusion FPGA in the experimental success and share with everyone! ^ _ ^
<whq> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程sxh

说明:一个初步的数字锁相环程序,没有测试文件,应该可以运行。-DPLL an initial procedure, there is no test file should be able to run.
<安刚> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程eda-vhdl-traficlightctrl

说明:用VHDL语言描述和实现的一个交通灯控制器,该交通灯系统为一个十字路*通管理信号灯,用于主干道与乡间公路的交叉路口,要求是优先保证主干道的畅通,因此平时处于“主干道绿灯,乡间道红灯”状态,只有在乡间公路有车辆要穿行主干道时才将交通灯切向“主干道红灯,乡间道绿灯”,一旦乡间公路无车辆通过路口,交通灯又回到“主绿,乡红”的状态。此外,主干道每次通行的时间不得短于1分钟,乡间公路每次通行时间不得长于20秒。而在两个状态交换过程中出现的“主黄
<黄然> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程chufa

说明:一个简单的除法器,可以供各位参考!-A simple division, you can for your reference!
<YjLiu> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程trueif

说明:一个超前进位加法器(及其testbench) .v文件-A CLA (and its testbench). V file
<QU YIFAN> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程verilog

说明:一个桶形移位寄存器的.v文件,含testbench-Shift Registers a bucket. V file containing Testbench
<QU YIFAN> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程verilog

说明:一个简单状态机的.v文件,含testbench-A simple state machine. V file containing Testbench
<QU YIFAN> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程flowadd

说明:两个浮点数相加的加法器,使用verilog编写-Addition of two floating-point adder, the use of Verilog to prepare
<蔡大> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程detect

说明: 一个序列检测器的设计。程序不是问题,关键是理解状态机的编程思想。-A sequence detector design. Procedure is not a problem, the key is to understand the thinking of state machine programming.
<chengpan> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程chuan_to_bing

说明:16位A/D转换程序,使用MAX+PLUS2做的,用状态机做的,但不够完善,望大家见谅
<邓孟楠> 在 2024-11-18 上传 | 大小:1kb | 下载:0
« 1 2 ... .03 .04 .05 .06 .07 3808.09 .10 .11 .12 .13 ... 4311 »

源码中国 www.ymcn.org