[VHDL编程] COUNT

说明：本程序是基于verilog语言的程序，作用是计数器，数码管显示.(This procedure is based on Verilog language program, the role is to eliminate keyboard shaking, digital display.)
<啊光> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] vhdl

说明：用VHDL语言实现CD4527（BCD比例乘法器）仿真(The simulation of CD4527(BCD proportional multiplier))
<光速ZY> 在 2024-10-15 上传 | 大小：2048 | 下载：1

[VHDL编程] 8815397fft

说明：基于MATLAB/FPGA的fft的verilog实现。(Verilog implementation of FFT based on MATLAB/FPGA)
<hlayumi> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] C51

说明：基于5-1单片机环境噪声测量仪的设计，包含主程序、中断服务程序、显示程序、(Based on 51 single-chip environmental noise detector proteus simulation file containing a set of project files noise.dsn Keil main code main.c 6 relevant articles and graduation thes
<哈哈哈哈3> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] mux16

说明：基于quartus的FPGA乘法器Verilog程序(FPGA multiplier program based on quartus)
<艾尼more> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] UC1676C

说明：51单片机测试程序，ＩＣ:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)
<Vicky2008> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] apb_uart

说明：这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
<megmand> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] adc_cfg

说明：adc器件ads62p49配置代码，已在工程中验证可用(Temperature sensor DS18B20 parses the code, has verified the ADC device configuration code, has been verified available)
<清远怡然> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] RS232

说明：串口收发代码，可设置速率，工程中已验证可用(Serial transceiver code, can set the rate, the project has been verified to be available)
<清远怡然> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] AHB-task-slave-master

说明：ahb master行为级模型，ahb slave模型(AHB master behavior level model, AHB slave model)
<鱼在在藻> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] 模24计数器

说明：模24计数器的Quartus II文本输入设计及其test bench(Quartus II text input design and test bench of modulo 24 counter)
<13570> 在 2024-10-15 上传 | 大小：2048 | 下载：0

[VHDL编程] 异步FIFO

说明：纯Verilog实现的异步FIFO，分为读写控制模块，SRAM CORE，同步等几个模块，内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)
<wt2110> 在 2024-10-15 上传 | 大小：2048 | 下载：1