[VHDL编程] clock_check

说明：时钟检测,检测时钟的精度，确保时钟没有问题。测试电路，很好用-time test
<盛杰> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] ram

说明：基于FPGA的rom程序（verilog）-rom procedure
<杨涛> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] gh_CORDIC_rotation

说明：This my version of the block, performing the functions of the quadrature oscillator-This is my version of the block, performing the functions of the quadrature oscillator
<Dmitriy> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Datapath

说明：datapath of 8bit synthesized risc processor
<Mudi> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] asyncfifo

说明：异步fifo，使用双端口RAM作为memory-asynchronous fifo
<jason> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] counter

说明：this source is a counter vhdl project :)
<kossan anna> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] counter8

说明：this is a souce code for 8 bit counter
<teja> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] miaobiao

说明：计时到59秒即清零的秒表，可暂停，可复位清零。-Time to 59 seconds of a stopwatch is cleared, can pause, can be reset reset.
<赖晓云> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] code

说明：SHA_1算法填充部分的VHDL实现，让输入的数据可以转换为SHA_1算法所需要的512bit的数据-SHA_1 algorithm filling part of the VHDL realization, let the input data can be converted to SHA_1 algorithm need 512 bit data
<jack> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] UARTIntr

说明：基于avr单片机的串口中断收发代码，并设立缓冲区-Avr microcontroller-based serial port interrupt to send and receive code
<陈亭江> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dianyuan

说明：saber的仿真模型，是一个电源的，经过调试已经成功-The simulation model of the saber, is a power, after commissioning has been successfully
<若冰> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] leds_7segs

说明：Sample code for VDHL, 7 seg.
<Will> 在 2024-11-20 上传 | 大小：2kb | 下载：0