[VHDL编程] 34_BUS

说明：基于VHDL的总线设计的实例，对于设计总线规范的同学可以参考下-vhdl bus data
<张小米> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] Example1B

说明：verilog code with its test bench
<zakirmj> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] Example2B

说明：this one also verilog code with its test bench
<zakirmj> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] VGA

说明：VGA controller, it has all the needed inputs and output which help to display on vga screen.
<khalid> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] Nand-Flash-Validation-1

说明：在xilinx平台上验证一个FLASH controller(ip 核)的程序。-validate the functions of nand flash controller
<林龙> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] mimasuo

说明：密码锁 支持修改密码 按任意键后 10秒未解锁则锁定-Locks to support modified password lock 10 seconds after any key to unlock
<张先生> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] chuzhi

说明：基于CPLD的函数发生器初值程序，此程序能够实现函数发生器的初始化设置。-The initial value function generator based on CPLD programs, this program will be able to realize the function generator initialization Settings.
<毕LONG> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] fangbo

说明：本程序是基于CPLD的方波程序 ，本程序能实现的功能为：产生一定幅值的方波 并且频率可调-The program is based on the CPLD square wave program, the program can realize the function for: produce certain of square wave amplitude and frequency adjustable
<毕LONG> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] fenpin

说明：本程序为分频程序，在函数发生器的设计中它能够实现频率的控制，从而可以使得函数发生器能够输出不同频率的波形-The procedures for the points frequency program, in the design of the function generator in it can realize the frequency control, which can make function generator can
<毕LONG> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] sanjiaobo

说明：本VHDL程序为三角波程序，能够实现三角波的输出，原理为通过8位二进制的递增和递减实现三角波形-This VHDL for triangle wave program program, will be able to realize the triangle wave output, principle of eight binary through increment and decrement realize triangle wa
<毕LONG> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] zhegnxianbo

说明：首先把正弦信号的数据写入存储器，通过控制程序给出的地址访问ROM存储器，不同的地址给出不同的数据从而将正弦信号读出来-First turn on the sine signal data writing memory, through the control program of the address given access ROM memory, different address given different data and
<毕LONG> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog18b20

说明：DS18B20操作，verilog HDL-DS18B20control，verilog HDL
<曾晓荣> 在 2025-04-08 上传 | 大小：2kb | 下载：0