[VHDL编程] CJQ-V1.0-fpga

说明：主要实现采集电网信号的功能，源码包括控制AD7606进行AD转换，其次实现FT3数据的传输，包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, in
<李俊> 在 2012-07-05 上传 | 大小：2.08mb | 下载：0

[VHDL编程] 100vhdl-example

说明：VHDL的源码100例，包括加法、减法、存储、触发等，是初学者、开发人员的必备手册-VHDL source code of the 100 cases, including the addition, subtraction, storage, trigger and so on, is for beginners, developers must Manual
<王菲> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] IEEEStd1364_2001

说明：verilog 1364——2001 语言标准-Verilog Hardware Descr iption Language standard
<yangsher> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] i2c_master_slave_core

说明：I2C master/slave IP core
<zhanglh> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] Digital_oscilloscope_VHDL

说明：利用VHDL语言编写数字示波器的程序，下载入FPGA中可实现。在Quartus7.1编译环境中已经测试通过。-Digital oscilloscope using VHDL language program, download into the FPGA can be achieved. In Quartus7.1 build environment has been tested.
<胡亚东> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] IEEE.Standard.Verilog.Hardware.Description.Languag

说明：IEEE Standard Verilog Hardware Descr iption Language-IEEE Standard Verilog Hardware Descr iption Language(
<liukai> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] I2C-Master-_-Slave-Core

说明：用verilog 实现的 iic 总线编程，包括master，和slave的编程，很详细的iic总线编程-Iic-bus implemented using verilog programming, including the master, and slave programming, a very detailed iic-bus programming
<郭天然> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] CJQ-V1.0-fpga

说明：主要实现采集电网信号的功能，源码包括控制AD7606进行AD转换，其次实现FT3数据的传输，包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, in
<李俊> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] FFT

说明：本程序为FFT的一个蝶形运算单元，输入位4位，输出8位，由于乘法器的原因，分实部与虚部，输出也为实部虚部，对其进行组合可实现FFT变换，其中乘法器为快速的列阵乘法器。-FFT butterfly unit, the input bit 4bit output 8bit, due to the multiplier, divided into real and imaginary parts, the output for the rea
<李莫> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] VHDL_LCDPUART_example10

说明：VHDL实现的串口通讯和1602液晶显示的实验程序，可以从PC发送数据到FPGA，并在LCD上显示，也可从FPGA开发板上键入数据，在LCD上显示，并通过串口发送到PC机上，适合初学者入门使用，-VHDL realization of the experimental program of serial communication and 1602 LCD, you can send the data from the PC to th
<linbaoluo> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] IEEE-Std-1364-2001-Verilog-LRM

说明：IEEE Std 1364-2001 Verilog LRM
<max> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0

[VHDL编程] eluosi_game

说明：使用Quartus II 9.1完成俄罗斯方块游戏，只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单，使用的是VHDL和Verilog语言-Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. Th
<韩闯> 在 2024-11-20 上传 | 大小：2.08mb | 下载：0