资源列表
[VHDL编程] bitslip_ctrl
说明:该代码用于实现串行数据的位移,至少实现一位以上的位移-The code used to achieve the displacement of serial data, at least realize the displacement of more than one<yang> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] combine_module
说明:本代码根据包头、包尾指示,将两路数据合路调度成一路输出-The code according to Baotou, including the end of the instructions will be two-way data path scheduling together all the way into the output<yang> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] create_200m
说明:本代码用于产生FPGA内部的一个200Mhz的时钟,使得内部信号在此时钟下同步工作-The code used to generate a 200Mhz internal FPGA clock, the internal clock signal in this work under the synchronous<yang> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] vhdl
说明:时钟程序 用于FPGA开发板上 在LCD1602上显示时,分,秒,十分之一秒-Clock program for FPGA development board in the LCD1602 display hours, minutes, seconds, tenth of seconds<lijingfeng> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] StepperMotorPorts
说明:一款简单的可以用来驱动4线或6线的步进电机控制器-A simple can be used to drive 4-wire or 6 wire stepper motor controller<李利歌> 在 2025-04-07 上传 | 大小:2kb | 下载:0