资源列表
[VHDL编程] veriloghdl
说明:verilog,hdl的循环冗余码的编码解码器,里面有三个文档。-verilog, hdl cycle redundancy code codecs, there are three documents.<萍果> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] freqdivfinal
说明:用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制-Achieved using VHDL divider can produce any of the sub-master clock frequency, thereby achieving different frequency pwm control<> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] video_fifo
说明:有关视频方面的fifo设计,vhdl编写-Fifo on the video aspects of the design, vhdl prepared<曾工> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] DPLL_verilog
说明:一阶全数字锁相环VERLOGIC程序代码,调试通过。-First-order DPLL VERLOGIC program code, debugging through.<梁*> 在 2025-01-20 上传 | 大小:2kb | 下载:0