[VHDL编程] 8259

说明：这是一个中断控制器的IP，功能很全，可以直接使用，类似于INTEL的8259，作为中断扩展。-This is an interrupt controller of the IP, is the whole function can be used directly, similar to INTEL in 8259, as extended interruption.
<kristing> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] szz

说明：是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。-EDA design is the VHDL language digital clock program that can be used Max+ Plus2 compile, simulation and downloaded to the chip.
<leo> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] la_usb-SPISRAM

说明：有关到SRAM的VHDL程序,也涉及到USB接口，希望对大家有所帮助-Related to the SRAM of the VHDL process involves the USB interface, and they hope to help everyone
<李锐> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] divider

说明：此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。-This code used to realize the base 2 SRT divider design, you can realize more than 400MHz unsigned 32-bit fixed-poi
<朱秋玲> 在 2025-01-20 上传 | 大小：2kb | 下载：1

[VHDL编程] FIFO

说明：verilog开发的FIFO，经过验证，有完整版本的测试程序，经典之作-Verilog development FIFO, after verification, a complete version of the test procedure, classic
<屠宁杰> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] LCDTest

说明：用VHDL控制LCD1602的源程序，在实际电路中测试通过。-LCD1602 use VHDL to control the source, in the actual circuit in the test.
<尹邦坤> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] alu

说明：16位RISC CPU的ALU，使用VHDL编写-16-bit RISC CPU
<李斌> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] shouhuoji.vhd

说明：自动售货机程序-Vending machine procedures
<zhangfeng> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] i2c_S

说明：I2C Slave module The module contains N accessable Registers when in read Process, all Registers are read at a time when in write Process, only the addressed register are Writeable.
<李全> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM

说明：Core_PWM,verilog语言编写，可用于电机驱动-Core_PWM, verilog language, can be used for motor drive
<zhan> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] temperature

说明：基于VHDL控制的DS18B20温度测量程序，精确到小数点后两位，在实验板上通过；-VHDL-based control procedures DS18B20 temperature measurement, accurate to two decimal places, the board adopted in the experiment
<liao> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] minusself23to0

说明：verilog描述 23：59：59-00：00：00自减计时器 按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时， 在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换， 暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态-Verilog descr iption 23:59:59-00:00:00 sinc
<申刚> 在 2025-01-20 上传 | 大小：2kb | 下载：0