[VHDL编程] weifen-program

说明：基于FPGA微分程序代码及其电路驱动程序-Based on FPGA differential program
<王潇> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] spimaster

说明：-- Descr iption : This core implements a SPI master interface. -- Transfer size is 4, 8, 12 or 16 bits. -- The SPI clock is 0 when idle, sampled on -- the rising edge of the SPI clock. -- The SPI clock is der
<mrmager> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] decod4_16_with_decod3_8

说明：4to16 decoder with 3to8 decoder verilog code-4to16 decoder with 3to8 decoder verilog code!!
<b> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] sin_cos_rom

说明：9bit、512个数据点（1/4周期）的正弦余弦ROM查值表-9bit, 512 data points (1/4 cycle) check the value of the sine and cosine table ROM
<袁桂毅> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] plfsk

说明：fsk调制的vhdl的编程代码，经调试可用的-fsk vhdl programming code modulation
<代斌> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] Touch_panel

说明：ad7843 driver code vhdl
<yakov> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] Asynchronous-FIFO-Design

说明：异步FIFO设计，一共包含6个模块，使用的硬件描述语言verilog。-Asynchronous FIFO design,including six modules.HDL language is verilog.
<林峰> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] interpolation-filer-rtl

说明：synthesizable verilog rtl implemetation of interpolation filter, for both asic and fpga. 64x interpolation. interp_filter.v interp_first.v interp_second.v interp_third.v upsample.v
<swordever> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] ps2_keyboard

说明：THIS THE WHOLE SOURCE CODE OF ONE PS2 KEY REASE THAT YOU CAN TRY
<urga turg> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl

说明：基于FPGA的实现一个电子时钟的VHDL语言-digital clock design with VHDL
<yanwenxu> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] raster

说明：这是一个计算机生成图形图像的过程中，最重要的光栅化阶段的verilog代码。-This is a computer-generated graphic images of the process, the most important stage of rasterization verilog code.
<俊杰> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] traffic_light

说明：基于VHDL的交通灯，状态机实现,FPGA参考小程序-VHDL-based traffic lights, the state machine to achieve
<mend> 在 2025-01-22 上传 | 大小：3kb | 下载：0