资源列表
[VHDL编程] veriloghdl
说明:来自精益求精的德国人讲授的VERILOG课件,想接触FPGA/CPLD开发的人是必看的课件。<王方> 在 2024-11-19 上传 | 大小:4.72mb | 下载:0
[VHDL编程] PIPE_LINING_CPU_TEAM_24
说明: 采用Quatus II编译环境,使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令(均不考虑虚拟地址和Cache,并且默认为小端方式): add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz<石> 在 2024-11-19 上传 | 大小:4.72mb | 下载:0
[VHDL编程] VerilogHDLxiayuwen
说明:Verilog HDL数字设计与综合 夏宇闻译(第二版)-Digital design and synthesis of Verilog HDL translation of Xia Yu Wen (Second Edition)<liuxuhui> 在 2024-11-19 上传 | 大小:4.71mb | 下载:0
[VHDL编程] iic_v1.0_for_sim
说明:程序用于配置ad9883a芯片寄存器,采用iic协议,可以写入后再通过串口输出,方便调试。-The program used to configure ad9883a chip registers, the iic agreement, you can write and then output through the serial port, to facilitate debugging.<徐宏亮> 在 2024-11-19 上传 | 大小:4.71mb | 下载:0
[VHDL编程] cronometro
说明:cronometer with counter updown and decoder with preescaler 100to1<mat> 在 2024-11-19 上传 | 大小:4.72mb | 下载:0
[VHDL编程] AD9883 iic_v1.0_for_sim
说明:程序用于配置AD9883芯片寄存器,采用iic协议。 FEATURES Industrial Temperature Range Operation 140 MSPS Maximum Conversion Rate 300 MHz Analog Bandwidth 0.5 V to 1.0 V Analog Input Range 500 ps p-p PLL Clock Jitter at 110 MSPS 3.3 V<kilyc > 在 2024-11-19 上传 | 大小:4.71mb | 下载:0
[VHDL编程] DDR_sdram
说明:文件里有DDR3/DDR4 sram的verliog模型,而且具有DDR4参考书(The document has a verliog model of DDR3/DDR4 SRAM, and it has DDR4 reference books.)<maxw123456789> 在 2024-11-19 上传 | 大小:4.71mb | 下载:0