资源列表
[VHDL编程] modulation
说明:verilogHDL编写的QPSK选相法调制模块,在ISE软件中仿真过,可综合,绝对是正确的-verilogHDL preparation phase of the QPSK modulation selection module, in the ISE simulation software that can be integrated, is absolutely correct<李晶> 在 2024-11-19 上传 | 大小:4.74mb | 下载:0
[VHDL编程] TUT1_BASIC1_7C5TP
说明:FPGA中嵌入8052内核,功能和直接使用52完全相同,但频率可以达到200M.-8052 embedded FPGA kernel, function and use directly exactly the same, but the frequency of 52 blast-caused can achieve.<shengxi> 在 2024-11-19 上传 | 大小:4.75mb | 下载:0
[VHDL编程] verilogdesign
说明:硬件描述语言设计相关的一些经典文章,包括国外大学的经典教案,和一些设计指导-verilog design<王旭宝> 在 2024-11-19 上传 | 大小:4.75mb | 下载:0
[VHDL编程] Verilog_HDL_Synthesis_A_Practical_Primer
说明:verilog综合经典教程,verilog标准制定人写的书,推荐-verilog synthesis classic tutorials, verilog standard-setting people write books, recommended<huizi> 在 2024-11-19 上传 | 大小:4.75mb | 下载:0
[VHDL编程] sin_producer
说明:VERILOG语言,查找表方法 实现了 典型的 正弦波 发生器-verilog sin signal producer<liujia> 在 2024-11-19 上传 | 大小:4.75mb | 下载:0
[VHDL编程] Verilog_HDL_Synthesis_J_Baskar
说明:its describes about vhdl code,syntax etc<ssiet> 在 2024-11-19 上传 | 大小:4.75mb | 下载:0
[VHDL编程] IC035os142_typ
说明:数字电路设计,基本单元逻辑综合库,Worsst case 室温典型速条件库,可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case temperature conditions typical speed database available dc_shell environment ca<Ou> 在 2024-11-19 上传 | 大小:4.73mb | 下载:0
[VHDL编程] VHDL_signal
说明:运用VHDL基于FPGA的信号控制,进行去抖动等操作,从而实现对功能的控制-VHDL signal<YH> 在 2024-11-19 上传 | 大小:4.75mb | 下载:0