资源列表

« 1 2 ... .34 .35 .36 .37 .38 3239.40 .41 .42 .43 .44 ... 4311 »

[VHDL编程FPGA-dianziqin

说明:FPGA电子琴的源代码的描述,非常的好,同学们如果需要请下载-Descr iption of the FPGA source code of the keyboard is very good, students need to download the
<谢培> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程siweijiafaqi

说明:四位二进制加法器,用四个拨码开关表示四位二进制被加数,另外四个拨码开关表示四位二进制加数,进位和显示在5个数码管上。-Four-bit binary adder with four DIP switches four binary summand represents four binary addend another four DIP switches carry and display 5 digital tube.
<冯初晨> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程muxexamples

说明:Examples of different types of multiplexers
<darkmeow> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程two-of-the-state-machine-written

说明:文档中主要介绍状态机的两种写法--竖着写(在状态中判断事件)和横着写(在事件中判断状态)。-The document introduces two of the state machine written- bristling write (write (in the incident to determine the state judge in the state in the event) and sideways).
<郑星> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程fib

说明:一个基于VHDL编程的可用于FPGA实现的斐波那契数列计算器- implemented a circuit in VHDL that calculates Fibonacci numbers
<andyxing> 在 2025-02-03 上传 | 大小:6kb | 下载:1

[VHDL编程Arbi

说明:this the code for arbiters used for master and slave foermat-this is the code for arbiters used for master and slave foermat
<partydecode> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程verilog_rs232_rx_tx

说明:fpga中verilog实现的rs232串口收发逻辑,基础入门,参考学习串口收发-FPGA in Verilog implementation RS232 serial port transceiver logic, based on entry, refer to the study serial transceiver
<fan> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程OUT_Port.tar

说明:Outport Controller for Globally asynchronous and locally synchronous systems
<James> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程chu_avalon_vga

说明:sopc builder ready vga controller
<Ramanathan.SP.> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程Matlab

说明:基于数字基带传输系统MATLAB仿真代码,以及相关文件。-Based on the digital baseband transmission system MATLAB simulation code, and related documents.
<廖驰> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程cpld-usb

说明:usb-fpga通讯,从cpld到usb协议芯片slave fifo的通讯过程指导。-The usb-FPGA communication from the CPLD to usb protocol chip slave FIFO communication process guidance.
<牟娇> 在 2025-02-03 上传 | 大小:6kb | 下载:0

[VHDL编程adder

说明:VHDL Adder implementation done in FPGA environment. VHDL Adder implementation done in FPGA environment.-VHDL Adder implementation done in FPGA environment.VHDL Adder implementation done in FPGA environment.VHDL Adder imp
<anil> 在 2025-02-03 上传 | 大小:6kb | 下载:0
« 1 2 ... .34 .35 .36 .37 .38 3239.40 .41 .42 .43 .44 ... 4311 »

源码中国 www.ymcn.org