[VHDL编程] 时钟

说明：
<tianyf112233> 在 2008-11-06 上传 | 大小：7.95kb | 下载：0

[VHDL编程] color converter

说明：The main purpose of the core is a color transform tasks such as CIE XYZRGB, different RGBRGB and RGBYCbCr operations. The main part of color conversions from one to another color system concludes in 3x3 matrix multiplica
<cfriend> 在 2010-12-19 上传 | 大小：7.75kb | 下载：0

[VHDL编程] AXI-full

说明：axi协议中的full子协议，可用于直接访问zynq器件的ddr器件。(The full sub protocol in the Axi protocol can be used to direct access to the DDR device of the zynq device.)
<橙子很好吃> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] ambo2000

说明：AMBE2000芯片的控制，和编码方式控制，码率的控制，成熟的可配置的控制模块。(AMBE2000 chip control and coding control, rate control, mature and configurable control module.)
<fengyuanzyt> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] i2c_slave

说明：I2C从机模块，支持多种I2C模式，稳定成熟，方便使用。(I2C slave module supports multiple I2C modes, which is stable, mature and convenient to use.)
<fengyuanzyt> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] 触发器

说明：一个简单的触发器，用于eda实验和电子技术综合实验(A simple digital trigger)
<左城梦> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] 分频器

说明：对频率实现分频，达到一种对外部的一种分频管理(realization of frequency division)
<MATLAB难啊> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] sandbox

说明：Notify all ValueHandles (if present) that this value is going away.
<liusen> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] tx

说明：一个用verilog实现的HDMI发送器，已在XILINX的7系列FPGA上验证(A HDMI transmitter implemented by Verilog has been verified on XILINX's 7-series FPGA)
<jingjing6513> 在 2025-02-05 上传 | 大小：8kb | 下载：1

[VHDL编程] FPGA implementation of a 1-bit full adder

说明：FPGA implementation of a 1-bit full adder
<shilpakesav> 在 2020-05-03 上传 | 大小：7.27kb | 下载：0

[VHDL编程] spi_code

说明：spi master and slaver code
<sandayyang> 在 2020-08-27 上传 | 大小：7.98kb | 下载：0

[VHDL编程] NoC Verilog Codes

说明：Network on Chip design using XY routing algorithm with FPGA implementation (Verilog)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：7.59kb | 下载：0