[VHDL编程] fir

说明：基于FPGA的低通滤波器的设计，仿真环境是QuartusII9.0。对信号进行低通滤波，编程成功。希望对大家有所帮助-FPGA-based low-pass filter design, the simulation environment QuartusII9.0. The signal is low-pass filtering, the programming was successful. We hope to help
<二妮子> 在 2025-02-05 上传 | 大小：335kb | 下载：0

[VHDL编程] decoder3_8

说明：燕山大学VHDL课程设计，3-8译码器简单代码。-Yanshan University VHDL curriculum design, 3-8 decoder simple code.
<hanmin> 在 2025-02-05 上传 | 大小：132kb | 下载：0

[VHDL编程] jiaotongden

说明：燕山大学通信工程VHDL课程设计，简易交通灯编程代码。-Communication Engineering, Yanshan University VHDL curriculum design, simple traffic light programming code.
<hanmin> 在 2025-02-05 上传 | 大小：197kb | 下载：0

[VHDL编程] step-machine

说明：fpga课程设计中的步进电机简易编程代码，VHDL语言。-FPGA curriculum design stepper motor simple programming code, VHDL language.
<hanmin> 在 2025-02-05 上传 | 大小：118kb | 下载：0

[VHDL编程] spi-verilog

说明：用Verilog来实现SPI接口电路逻辑，实现主机与从处理器的通信-SPI interface circuit is implemented in Verilog logic between master and slave processor communication
<sadgfasdgi> 在 2025-02-05 上传 | 大小：15kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通信号灯自动控制器,能下载到FPGA开发板，自动交通灯控制程序，由VHDL编写，环境为QUTUS2-Traffic signal controller, can be downloaded to the FPGA development board, automatic traffic light control procedures, written by VHDL environment QUTUS2
<dengnana> 在 2025-02-05 上传 | 大小：1.72mb | 下载：0

[VHDL编程] EDA-Clock

说明：基本功能： 1、输入1KHZ的时钟； 2、能显示时、分、秒，24小时制； 3、时和分有校正功能； 4、当计时器运行到59分49秒开始报时，每鸣叫1s就停叫1s，共鸣叫6响；前5响为低音，频率为500HZ；最后一响为高音，频率为1KHZ； 5、可设定夜间某个时段不报时； 6、设定闹钟。 -Basic functions: input 1kHz clock 2, display hours, minutes,
<李伟> 在 2025-02-05 上传 | 大小：371kb | 下载：0

[VHDL编程] uart_Verilog

说明：基于Verilog的RS232串口通信实验，可发送256位数据，并在Altera的EP4CE15F17C8芯片上验证成功。-Verilog-based RS232 serial communication experiment, 256-bit data can be sent on Altera' s EP4CE15F17C8 chip authentication is successful.
<xuxinchuan> 在 2025-02-05 上传 | 大小：4.6mb | 下载：0

[VHDL编程] uart_state

说明：基于状态机编写的串口通信实验，编程语言是Verilog HDL，可发送八位数据，在Altera的EP4CE15F17C8芯片上验证成功。（与另一个发送256位不同的是这个代码比较突出状态机的使用）。-Prepared by the serial communication experiment based on state machine, the programming language is Verilog HDL can tran
<xuxinchuan> 在 2025-02-05 上传 | 大小：3.16mb | 下载：0

[VHDL编程] lcd_spi

说明：FPGA（EP4CE15F17C8）驱动LCD12864液晶显示实验，利用SPI串行传输数据，显示指定图像。-LCD12864 LCD FPGA (EP4CE15F17C8) driver experimental use the SPI serial transmission of data, display the specified image.
<xuxinchuan> 在 2025-02-05 上传 | 大小：3.58mb | 下载：0

[VHDL编程] 09_vga

说明：基于FPGA（EP4CE15F17C8）的VGA驱动实验，编程语言为Verilog HDL，适合Verilog编程入门学习。-VGA driver based the FPGA (EP4CE15F17C8) experiment, the programming language for the Verilog HDL for Verilog Programming learning portal.
<xuxinchuan> 在 2025-02-05 上传 | 大小：16.92mb | 下载：0

[VHDL编程] vga

说明：一个VHDL的VGA显示程序，设置的分辨率为640*480，这个程序很简单，仅供参考。-A VHDL VGA display, set the resolution to 640* 480, the program is very simple, for reference only.
<李国庆> 在 2025-02-05 上传 | 大小：1kb | 下载：0