[VHDL编程] spi_verilog

说明：在SPI操作中，最重要的两项设置就是时钟极性（CPOL或UCCKPL）和时钟相位（CPHA或UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时钟沿。 主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从机正确通信，应使得它们的SPI具有相同的时钟极性和时钟相位。 -In more details: 1. The master pulls SSEL down to
<michael> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] PPE

说明：开方，求倒数，开方的倒数三种快速运算。采用流水线结构，latency为23周期。-this unit can realize three functions,that is sqart,reciprocal and reciprocal of sqart. adopt fast algorithm and pipeline architecture. the latency is 23 clock cycles.
<lxwang007> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] FPGAcode

说明：函数，任务，有限状态机，状态机接口设计，SRAM设计FIFO的代码实现-Functions, tasks, finite state machine, the state machine interface design, SRAM FIFO design code implements
<wxy> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] PS2_VHDL

说明：PS2 controller for VHDL on Spartan dev board
<SilentB> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] clamped_beam_in_VHDL-AMS-master

说明：System Level Model of MEMS Clamped-Clamped Beam in VHDL-AMS generated by ANSYS ROM Tool
<小海豚> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] caacc

说明：cavcl entorpy coding
<swamy> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] crcmodule

说明：这是一个FPGA的VHDL 高效CRC校验代码-This is an efficient FPGA-VHDL code for the CRC
<庆哥哥> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] part3FSM

说明：Verilog FSM implementation for altera s lab(part 3 of lab 7).
<iago> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] code_lagrange_interpolation

说明：使用verilog实现拉格朗日插值，很有使用价值，有需要的可以参考一下-Use verilog to achieve Lagrange interpolation, very useful value, there is a need to refer to
<华天> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] spi_verilog

说明：spi通信协议的设计参考，对于初学者可以以此为参考进行设计，代码可在仿真软件中验证（modelsim、VCS等）。-Spi communication protocol design reference for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS, e
<bobby> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] source_code

说明：应用于可见光中的OOK调制，传1的时候传送一个周期正弦波，发0的时候传送1- Applied to the visible light in the OOK modulation, the transmission of a period of 1 times a sine wave, 0 of the time to send 1
<蒙> 在 2025-02-05 上传 | 大小：8kb | 下载：0

[VHDL编程] FPGA

说明：韩福柱老师FPGA实验源码，用vhdl语言在xilinx FPGA上实现，包括ad采集，温度传感器读取，秒表，跑马灯和按键次数统计4个实验-Han Fu teacher FPGA column experiment source code, vhdl languages on xilinx FPGA implementations, including ad acquisition, temperature sensor reading
<Jery> 在 2025-02-05 上传 | 大小：8kb | 下载：1