[VHDL编程] Manchester

说明：manchester coding verilog
<Jacknapes> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] altera.source

说明：本工程用来配置Altea 系列FPGA芯片管教，可以配置stratix II 系列芯片。-This design allows for configuration from multiple pages with either the Stratix PGM pins (remote/local) or the Dipswitch (MPGM pins)as the page select source(non-remote/local
<xugnag> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] vhdl2

说明：vhdl设计实例二：测试向量级波形产生，状态机实例-vhdl Design Example Two: Testing the order of waveform generation, the state machine instance
<先锋> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] fpga

说明：学习FPGA必看文章，相当有价值的，在此隆重推荐哦！-Learning FPGA must see the article, very valuable, highly recommended in this Oh!
<liuliang> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] OR

说明：VHDL code for OR gate
<vasu> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] XOR

说明：vhdl code for XOR gate
<vasu> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] src

说明：FIR滤波器的设计，完整包括RTL代码、testbench等，清晰易懂。-FIR filter design, complete coverage of RTL code, testbench, etc., clear and understandable.
<秋田> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] soft_demapper

说明：This is soft demapper algorithm
<sunghwanchoi> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] source

说明：本源码是 基于VERILOG的SDRAM的开发与实现 并能实现 刷新，预充电，突发长度为8字节等功能 已验证，可用-The source is based on the SDRAM VERILOG development and implementation and to achieve refresh, precharge, a burst length of 8 bytes and other functions have
<zhao> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] NominaltoBinary

说明：this vi is used specially in fpga targets to convert nominal raw material to binary
<habal> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] ddr

说明：DDR SDRAM 控制器 VHDL代码，可支持32bits数据总线-VHDL code for DDR SDRAM controller, supporting 32bits data bus
<chen> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] SpiMaster

说明：This a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE or Icarus verilog to compile and simulate-This is a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE o
<RutaliMulye> 在 2025-02-06 上传 | 大小：9kb | 下载：0