[VHDL编程] 0023154

说明：机器码的转换 对初学8086者非常的有用-8086 machine code conversion of those very useful beginners
<gcc> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] C8051F530A-ADC

说明：C8051F530A单片机的AD转换程序，包括AD初始化、UART上传程序。-C8051F530A MCU AD conversion process, including AD initialization, UART uploader.
<王庆华> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] semafor

说明：This the code for 2 traffic lights. S1 is a senzor that tells when there are cars waiting and S2 says if people are waiting to cross.-This is the code for 2 traffic lights. S1 is a senzor that tells when there are cars w
<iordan12345> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] HAS160

说明：HAS-160 Cipher algorithm verilog code
<Tommy> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] Filtres

说明：Module to filter signals
<nicousa07> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] biyeshejiyuandaima

说明：智能打铃系统源代码 功能题目名称： 基于FPGA的智能打铃系统的设计 基本要求：1、基本计时和显示功能（用12进制显示）：包括上下午标志； 2、能够设置当前时间； 3、能够实现基本打铃功能，规定： 上午06：00起床铃，打铃5s,停2s，再打铃5s； 下午10：00熄灯铃，打铃5s,停2s，再打铃5s。 重点研究问题：进行模块划分，并实现各模块的功能； -Smart features a bell s
<黄婷婷> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] chenxu

说明：3—8译码器是由8个3输入“与非”门构成，采用VHDL语言描述，从行为、功能对3—8译码器进行描述，不仅逻辑设计的容易，而且阅读方便。-3-8 decoder input by 8 3 " and not" the door structure, use of VHDL language descr iption, from the behavior and function of the 3-8 decoder is
<小杰> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] verilog-design-Experience

说明：verilog设计经验点滴，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module-verilog design Experience
<risc.zhang> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] hello-world

说明：VHDL CODE FOR DISPLAYING " HAPPY WORLD " ON XILINX SPARTAN 3 E FPGA BOARD
<akki> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] logic-(3)

说明：Bluetooth connection between a pc and a Spartan 6 PModBT module
<joshua> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] program

说明：examples of vhdl program
<rasmi> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] clk

说明：Verilog HDL clk 带延迟的时钟，对于处理时钟同步问题有益-Verilog HDL clk
<水> 在 2025-02-06 上传 | 大小：9kb | 下载：0