[VHDL编程] RS-232sender

说明：一个串口RS-232 发送模块。基于VHDL语言。-A serial RS-232 send module. Based on the VHDL language.
<李超> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] uart_verilog

说明：串口的Verilog源程序，可以用modelsim下进行仿真调试-Serial port of the Verilog source code can be carried out under the modelsim simulation debugging
<huangguilin> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] FPGA

说明：24秒倒计时设计用于专业篮球比赛有说明和一系列程序代码-24 seconds countdown designed for professional basketball game and a series of procedures has made it clear that the code
<米虫> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] floating-point-adder1

说明：基于VHDL语言的32位单精度的浮点加法器-floating point adder based on VHDL
<Rosen> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] Digital_video

说明：配合DSP做的例子，前段视频采集和转换后， 通过切换SRAM中的数据到DPS后端处理和FPGA采集操作，具有 一般通用性，更重要的是测试代码丰富，加深理解-DSP to do with the example of the preceding video capture and conversion, the SRAM through the switch to DPS data processing and FPGA back-
<陈家振> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] traffic_lights

说明：十字路口的交通指挥信号灯，控制要求如下： （1）信号灯受一个起动开关控制，当起动开关接通时，信号系统开始工作，且先南北红灯亮，东西绿灯亮。当起动开关断开时，所有信号灯都熄灭。 （2）南北绿灯和东西绿灯不能同时亮，如果同时亮时应关闭信号灯系统，并报警。 （3）南北红灯亮维持26S。在南北红灯亮的同时东西绿灯也亮，并维持20S。到20S时，东西绿灯闪烁，闪烁4S后熄灭。在东西绿灯熄灭时，东西黄灯亮，并维持2S。到2S时，东西黄灯
<陈旭> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] santhosh_verilog_adder

说明：This has code off multibit Adder. IT is written in verilog. The associated test bench for the verilog code is also attatched within the rar file. Uncompress the rar file and the file name describes the function of each
<santhosh> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] santhosh_multiplier

说明：This has verilog code for multiplication.. It will be useful for beginners of verilog.. The testbench for multiplier is also attached with the file setup. Comments are welcome
<santhosh> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] spartan_alu_8_bit

说明：Verilog based 8 bit ALU module, implemented on Spartan 3E FPGA.
<ifusmell> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] booth_multiplier_VHDL

说明：VHDL implementation of booth multipiler
<judy> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] RAM

说明：用VHDL编写一个字长16位，容量128B的RAM控制实现程序，并进行设计综合和功能模拟 。含源程序，及实验要求。适合初学者学习使用。-VHDL prepared with a 16-bit word length, 128B of the RAM capacity to achieve process control and design of analog integrated and functional. Containing
<赵剑平> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] fpgafifo

说明：基于fpga 实现 fifo 基于FPGA的非对称同步FIFO设计-Fpga-based FPGA-based realization of fifo asymmetrical design of synchronous FIFO
<沈> 在 2025-02-06 上传 | 大小：9kb | 下载：0