资源列表
[VHDL编程] LDPC_Encoder_Verilog
说明:Verilog语言编写的LDPC编码程序-Verilog languages LDPC coding procedures<陈楚龙> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] mancheester_v
说明:用Verilog HDL实现的曼彻斯特编码器和解码器。-Using Verilog HDL realize the Manchester encoder and decoder.<wangyunshann> 在 2025-02-06 上传 | 大小:9kb | 下载:1
[VHDL编程] multiplier
说明:8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。 2. ultiplier_quick_add_5 即5位的并行全加器,这里用来分别计算积的7到11位和12到16位。 3. ultiplier_unit_4 这个模块是用<chenyi> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] add_overflow
说明:一个带overflow功能的加法器的实现,采用Matlab+Simulink-A band adder overflow function realization using Matlab+ Simulink<QU YIFAN> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] add_rounding
说明:一个基于Matlab+Simulink的带Rounding功能的加法器实现-Based on Matlab+ Simulink with Rounding adder functions realize<QU YIFAN> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] SDR_SDRAM_controler_verilog
说明:可以用的通用SDRAM控制器,可以用在FPGA上,是SDR类型的-Can use the generic SDRAM controller can be used in the FPGA, the SDR is the type of<郑宏超> 在 2025-02-06 上传 | 大小:9kb | 下载:0