[VHDL编程] ddr_verilog_xilinx

说明：xilinx的ddr sdram控制器文档-xilinx of ddr sdram controller documentation
<liujie> 在 2025-02-06 上传 | 大小：663kb | 下载：0

[VHDL编程] final_6

说明：6. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2二個，那麼只要sw2按下且放開後，七節燈管就顯示「2」，而只要sw1按下且放開時，七節燈管就更正顯示值「1」。-6. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of
<samaria> 在 2025-02-06 上传 | 大小：663kb | 下载：0

[VHDL编程] lcd1602

说明：verilog编写的LCD1602控制源代码，能够显示一串字符。-verilog source code written LCD1602 control, can display a string of characters.
<luoqv> 在 2025-02-06 上传 | 大小：663kb | 下载：0

[VHDL编程] QPSK_SIM

说明：实现QPSK的模拟-the simulation of qpsk
<会还剩> 在 2025-02-06 上传 | 大小：663kb | 下载：0

[VHDL编程] my_232

说明：个人用verilog写的一个FPGA串口通信程序，程序测试成功，可以使用。-Individual by verilog written by one of the FPGA serial communication program that test, can use success.
<hou bl> 在 2025-02-06 上传 | 大小：663kb | 下载：0

[VHDL编程] POCPexperiment

说明：vhdl课程设计的POC程序，功能完整可直接执行，最终评为优秀-vhdl program designed POC program, full-featured to-run, and ultimately as good
<苏亮亮> 在 2025-02-06 上传 | 大小：663kb | 下载：0

[VHDL编程] 440

说明：一个误差的VHDL代码，主要是模糊PID的代码-VHDL code of an error, the main code of the fuzzy PID
<沈旭科> 在 2025-02-06 上传 | 大小：662kb | 下载：0

[VHDL编程] Digital-frequency-meter

说明：采用VHDL设计的数字频率计系统，测量频率范围在1HZ---10Khz，带有超量程报警和数码管分时扫描电路-VHDL design, digital frequency meter, measuring the frequency range of in 1HZ--- 10Khz, with over-range alarm and digital control of time-sharing scanning circuit
<wjc> 在 2025-02-06 上传 | 大小：663kb | 下载：0

[VHDL编程] ddr_verilog

说明：DDR控制器的VERILOG代码；状态机；读写；刷新等操作-ddr controller,verilog
<雷恒伟> 在 2025-02-06 上传 | 大小：662kb | 下载：0

[VHDL编程] synchoronous_FIFO(jianban)

说明：基于IPcore的同步FIFO的设计。采用Verilog代码书写。读写位宽均为8bit，深度为32.-IPcore synchronous FIFO-based design. Using Verilog code writing. Read and write bits wide are 8bit, depth is 32.
<杨杨> 在 2025-02-06 上传 | 大小：662kb | 下载：0

[VHDL编程] finalvhdl

说明：这个一个密码锁的程序，在蓝宝石开发板上跑的。预先设置四位密码，如果输入对了就显示正确，如果输入错误连续三次就锁住。-A lock of this program, the development board running sapphire. Four pre-set password, if the input is displayed on the right, if you enter the wrong three times
<应斐然> 在 2025-02-06 上传 | 大小：662kb | 下载：0

[VHDL编程] doc

说明：metodo_lide_2_simbolos_dediagramas_eletricos
<Ivan789> 在 2025-02-06 上传 | 大小：662kb | 下载：0