资源列表

« 1 2 ... .44 .45 .46 .47 .48 3049.50 .51 .52 .53 .54 ... 4311 »

[VHDL编程15example

说明:夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序15章-XIA Yu-Wen teachers verilog digital system design tutorial books, all of the source code Example Chapter 15
<zhao> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程vc

说明:virtul channel 虚拟通道 用于改善noc的死锁效应-virtul channel virtual channel used to improve the effect of noc Deadlock
<长华> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程jibengongtestbench

说明:testbench的基本写法,双口ram,双端口的编写 -The basic writing testbench, dual-port ram, dual-port the preparation of
<陈斌> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程nios-Function

说明:nios2的函数手册, nios2的函数手册-nios2 function manual, nios2 function manual, nios2 function manual
<小聪> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程songer

说明:根据给出的乘法器逻辑原理图及其各模块的VHDL描述,学习利用数控分频器设计硬件乐曲演奏电路-According to the logic given multiplier module schematic and its VHDL descr iption, learning to use the numerical design of the hardware musical performances divider circuit
<chen> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程Converte_integer_to_bcd

说明:VHDL code for INTEGER conversion (0-255) to BCD code for display
<Pedro Benko> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程OCIDEC_Drivers

说明:OCIDEC ATA driver source code
<張又又> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程VHDL

说明:1、 输入信号 clk : 时钟(每个象素点的显示时钟) reset : 复位信号 2、 输出信号 vga_hs_control : 行同步 vga_vs_control : 场同步 vga_read_dispaly : 红 vga_green_dispaly : 绿 vga_blue_dispaly : 蓝 3、 技术参数 clk : 24M hs : 3
<sha> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程floatadd

说明:浮点数加法器的源代码,实现浮点数的加法功能,浮点数遵循的是IEEE745标准-floating_piont addition
<张妮娜> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程s

说明:时序程序-Timing procedure
<jiang> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程DigitalclockinVHDL

说明:it is the program for VHDL digital clock
<Saikiran> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程Sdram_Control_2Port

说明:双端口SDRAM控制器,将SDRAM虚拟成两个端口,已经在ALTER DE2开发板的硬件上验证通过,采用Verilog HDL语言编写。-Dual-port SDRAM controller, SDRAM virtual into two ports, have ALTER DE2 development board hardware verification by using the Verilog HDL language.
<> 在 2025-02-07 上传 | 大小:11kb | 下载:0
« 1 2 ... .44 .45 .46 .47 .48 3049.50 .51 .52 .53 .54 ... 4311 »

源码中国 www.ymcn.org