文件名称:VHDL
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
1、 输入信号
clk : 时钟（每个象素点的显示时钟）
reset : 复位信号
2、 输出信号
vga_hs_control : 行同步
vga_vs_control : 场同步
vga_read_dispaly : 红
vga_green_dispaly : 绿
vga_blue_dispaly : 蓝
3、 技术参数
clk : 24M hs : 30KHZ vs : 57.14HZ
-1, input signal clk: clock (one for each display pixel clock) reset: reset signal 2, the output signal vga_hs_control: Line sync vga_vs_control: field sync vga_read_dispaly: Red vga_green_dispaly: Green vga_blue_dispaly: Blue 3, technical parameters clk: 24M hs: 30KHZ vs: 57.14HZ
clk : 时钟（每个象素点的显示时钟）
reset : 复位信号
2、 输出信号
vga_hs_control : 行同步
vga_vs_control : 场同步
vga_read_dispaly : 红
vga_green_dispaly : 绿
vga_blue_dispaly : 蓝
3、 技术参数
clk : 24M hs : 30KHZ vs : 57.14HZ
-1, input signal clk: clock (one for each display pixel clock) reset: reset signal 2, the output signal vga_hs_control: Line sync vga_vs_control: field sync vga_read_dispaly: Red vga_green_dispaly: Green vga_blue_dispaly: Blue 3, technical parameters clk: 24M hs: 30KHZ vs: 57.14HZ
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VHDL.docx