资源列表

« 1 2 ... .43 .44 .45 .46 .47 3048.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程fir-c2h

说明:使用Altera的C2H加速FIR计算的例子-Use the Altera s C2H accelerated FIR
<chen> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程asymmetric_fifo

说明:高速同步非对称FIFO,verilog 代码,很有价值的参考设计。-Asymmetric high-speed synchronous FIFO, verilog code, and very valuable reference design.
<claud> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程SpartanIIE_DLL

说明:本文详细介绍了SpartanIIE 内部锁相环(DLL)的使用,方便初学者-This paper describes the SpartanIIE internal phase-locked loop (DLL) for use, easy for beginners
<kaishi> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程i2c_AT24C04_Verilog

说明:用Verilog HDL语言编写的AT24C04程序,并用数码管显示,已经过测试,很好用-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use--
<iyandy> 在 2025-02-07 上传 | 大小:11kb | 下载:1

[VHDL编程ads7825

说明:use this source code for interface to adc ads7825
<Harry Sunaryo> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程FFT_090808

说明:FFT变换的FPGA实现程序,对于信号处理非常有用。-FPGA implementation of FFT transform, is very useful for signal processing.
<刘冬> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程fir-c2h

说明:基于fpga的fir滤波器的设计 非常好,谢谢大家分享-fir filter design base on fpga it is very good
<gary> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程1DCT_VHDL

说明:VHDL Behavioral Model for 1D DCT operation Algorithm : Calculates the 1D DCT coefficients. DCT Points range from 8 to 32. There is double buffering at the input, to allow continuous usage of DCT engine.-VHDL Behavioral
<NULL> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程timing_ctrl

说明:接收时序控制器的verilog描述,及仿真波形。-Receive timing controller verilog descr iptions, and simulation waveforms.
<李慧静> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程id

说明:用vhdl写的流水线译码阶段,绝对好用-Written in line with the vhdl decoding stage, absolutely easy to use
<fgs> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程uart_receive

说明:串口接收数据44个8bit数据,并且将4个8bit数拼接成32bit数,存进ram中, 可以通过 in system memory editro 查看-Serial port receive data 44 8bit data, and will be spliced into four 8bit number of 32bit number, deposit into the ram in, you can see in syst
<zyfei> 在 2025-02-07 上传 | 大小:11kb | 下载:0

[VHDL编程mimasuo

说明:4weimimasuo 可运行 可仿真 -aetgdffh tghj tjfgj fdg vbn t
<冯海涛> 在 2025-02-07 上传 | 大小:11kb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 3048.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org