资源列表
[VHDL编程] FPGA控制VGA显示（Verilog）
说明：用FPGA开发板控制VGA显示，以800*600的分辨率，首先在屏幕的正中央依次出现“新”“年”“快”“乐”四个汉字，并分别移动到屏幕的四个角落，接着在屏幕中部从左至右依次出现“Happy New Year”英文字样，然后出现三个由小到大再消失的圆形图标模拟烟花，最后在黑屏中闪烁金星。字体均采用不同颜色，增添喜庆气氛。 本代码是练习VGA控制，ROM调用，时序控制及状态机运用的一个综合实例！<hangman_102@126.com> 在 2010-10-28 上传 | 大小：11.34kb | 下载：2
[VHDL编程] 数据选择器vhd源代码
说明：数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。-data selection, half-adder ,3-8 decoder vhd source code. Recent experimental schools content. I want to become members and therefore has made onto for reference.<kljd> 在 2025-02-08 上传 | 大小：11kb | 下载：0
[VHDL编程] blaster-wh
说明：自己做的Altera下载线，老早了，protel98制板。-wh-own download Altera's line, long ago, protel98 Cricket.- Wh<王晗> 在 2025-02-08 上传 | 大小：11kb | 下载：0
[VHDL编程] timing_constraints
说明：方法能够自动地约束 PLL 的输入和输出时钟。ALTPLL megafunction 中指定的所有 PLL 参数都用于约束 PLL 的输入和输出时钟。(Methods can automatically constrain PLL input and output clock.Named in ALTPLL megafunction.All PLL parameters are used to constrain PLL input a<小李子公公> 在 2025-02-08 上传 | 大小：12kb | 下载：0
[VHDL编程] 可逆计数器VHDL描述
说明：在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4，利用Xilinx ISE软件，利用VHDL软件编写可逆计数器，包含实验说明以及代码实现VHDL.doc文件,UCF管脚绑定文件(In the FPGA:Spartan-3E development board series, XC3S500E, package: FGT320, speed -4, using Xilinx ISE sof<lixilin> 在 2025-02-08 上传 | 大小：12kb | 下载：0
[VHDL编程] entity-fp-is
说明：简易计算器4*4矩阵键盘输入,多个数值vhdl代码(Simple calculator 4* 4 matrix keyboard input, multiple values vhdl codes)<刘飞> 在 2025-02-08 上传 | 大小：12kb | 下载：0