资源列表

« 1 2 ... .18 .19 .20 .21 .22 3023.24 .25 .26 .27 .28 ... 4311 »

[VHDL编程rn_gen

说明:random number generator
<黃綜三> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程xljc

说明:文件列表(日期:2006090517~2009021104)
<孙彬> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程IICforsopcbuilder

说明:IIC控制器 for Sopc Builder-IIC controller for Sopc Builder
<张建> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程sdr_c_trl_verilog

说明:SDRAM 控制器的Verilog代码 经过综合验证过的.无截压密码-SDRAM controller Verilog code comprehensive test after all. No cut-off pressure Password
<曹大壮> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程szzsj

说明:本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能,以二十四小时循环计时。 2、具有清零,调节小时,分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -This paper describes the design of digital clock with the following characteristics : 1, with time, minutes and seconds count
<cheng> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程ps2mouse_verilog

说明:本实验利用PS/2接口实现了与鼠标通信,并将鼠标的按键信息通过D6,D7,D8,D9 来直观的放映,其中D6,D7代表鼠标右键的状态,当鼠标右键没有按下时,D6,D7两 个灯都不亮,当鼠标右键有按下时,D6,D7两个灯同时点亮。与此相同,D8,D9则代 表鼠标左键的状态。而鼠标的移动状态,我们是通过七段数码管来表示,低两位的数 码管表示X轴的移动点数,高两位的数码表示Y轴的移动点数。-the experiment
<dragon> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程user_logic_Open_I2C

说明:iic implementation,用verilog实现了IIC标准协议的功能-iic implementation, verilog achieved using standard protocols IIC function
<> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程magnitude

说明:Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC
<郝晋> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程fir2

说明:Verilog 编写的fir滤波器,可以实现fir滤波器的功能-Verilog prepared by the fir filter can achieve fir filter function
<宋南> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程New_HighSpeed_FIR_S_P

说明:新型串并架构的高速FIR滤波器,对研究VHDL实现FIR的朋友有用处-New type of string and structure of high-speed FIR filters, the study of VHDL friends realize FIR has useful
<> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程adma.tar

说明:基于AMBA规范的总线VERILOG HDL 源代码-Based on the AMBA bus specification VERILOG HDL source code
<maliang> 在 2025-02-08 上传 | 大小:12kb | 下载:0

[VHDL编程generic_fifos.tar

说明:Generic FIFO, writen in verilog hdl
<marco> 在 2025-02-08 上传 | 大小:12kb | 下载:0
« 1 2 ... .18 .19 .20 .21 .22 3023.24 .25 .26 .27 .28 ... 4311 »

源码中国 www.ymcn.org