资源列表

« 1 2 ... .13 .14 .15 .16 .17 3018.19 .20 .21 .22 .23 ... 4311 »

[VHDL编程SRC

说明:SVGA显示的SRC文件,全面详细,方便上手,是学生赞不绝口的好代码-SRC file SVGA display, comprehensive and detailed, easy to use, full of praise for the good code for students
<卡久> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程yuequyanzou

说明:乐曲演奏,使用quartusⅡ软件平台实现乐曲‘梁祝’的演奏。-Musical quartus Ⅱ software platform to realize the song ' Butterfly Lovers' playing.
<冯初晨> 在 2025-02-08 上传 | 大小:13kb | 下载:1

[VHDL编程autosale

说明:自动售货机,货物信息存储,进程控制,硬币处理,余额计算,显示等功能 --说明:显示的钱数coin的值以5角为单位 -Vending machines, the cargo information storage, process control, coin handling, balance calculation, display and other functions- Descr iption: display the a
<沈攀> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程mips_8bit

说明:Multicycle MIPS implementation in SystemC Systemc is C based for Hardware Descr iption (similar to verilog/vhdl)
<Samyak> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程DM9000A

说明:DM9000网卡驱动控制器(SOPC控制核),适用于quartus8.0以上版本的Qsys,添加方法与SOPC_Builder一样,可直接调用-DM9000 network card driver controller (SOPC control of nuclear), applicable to quartus8.0 above version of Qsys, adding the same way as SOPC_Builder
<张本云> 在 2025-02-08 上传 | 大小:13kb | 下载:1

[VHDL编程spi

说明:该程序是一个可完成订制化的SPI双向总线接口,时钟相位、极性,以及分频比全部可通过寄存器进行配置,已经在ISE下通过综合,占用资源少,强烈推荐 -The program is a complete custom of SPI bidirectional bus interface, clock phase, polarity, and the divider ratio can all be configured through t
<> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程Using-Behavioural-Style

说明:vhdl code for implementation of multiplexer and demultiplexer on fpga
<kuldeep> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程verilog-codes-for-booth2

说明:由verilog编写的采用booth2编码的16*16乘法器-a 16*16 multiplier with booth2 coding by verilog
<pyc> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程src

说明:基于Xilinx FPGA的数字频率计,包括测频测周期测脉宽测占空比等-Xilinx FPGA-based digital frequency meter, including frequency measurement measuring duty cycle pulse testing, etc.
<黄伟> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程div

说明:FPGA的IP核中除法算法的源代码,是Verilog语言的,易于初学者的学习。-FPGA IP core in the division algorithm source code, Verilog language, easy for beginners to learn.
<leeyoung> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程ALU

说明:用硬件描述语言写的alu单元功能实现.主要实现了加法和乘法功能-Hardware descr iption language used to write alu units feature implementation. Main achievement of the addition and multiplication functions
<lbi> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程Verilog-Template

说明:verilog 常用功能模块的实例,代码可以直接复制使用-verilog examples of commonly used function modules, the code can be directly copied using
<sml> 在 2025-02-08 上传 | 大小:13kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 3018.19 .20 .21 .22 .23 ... 4311 »

源码中国 www.ymcn.org