资源列表

« 1 2 ... .14 .15 .16 .17 .18 3019.20 .21 .22 .23 .24 ... 4311 »

[VHDL编程iic

说明:用vhdl实现iir总线仿真 对于vhdl初学者很有帮助-Iir bus simulation using vhdl
<lauile> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程fenpinjishuqi

说明:本文档包括实现分频的方法以及奇数分频偶数分频的verilog代码 经测试可用-This document includes methods to achieve divide and even the odd divider divider verilog code used by the test
<韩宝金> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程adder

说明:四位二进制串行加法器 VHDL语言 EPM240 数字逻辑实验-Four serial binary adder VHDL language EPM240 digital logic test
<> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程FPGAluojidaima

说明:16通道逻辑分析仪,100M,FPGA代码,包括FIFO,dram,usb等-16 channel logic analyzer, 100 m, the FPGA code, including FIFO, DRAM, usb, etc
<钢灵海川> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程NIOS_II_

说明:NIOSii 常见错误及解决办法,在使用EClipse IDE中console报错及FPGA软核创建等问题-NIOSii common errors and solutions, using EClipse IDE error in the console and soft-core FPGA create other issues
<lishh> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程Bayer-filter

说明:Bayer filter-Bayer filter
<Viktor> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程Example-b8-5

说明:四态的VCD文件,参数在0/1/X/Z之间变化,没有信号的强度信息-The four state VCD file, parameter changes between 0/1/X/Z, no intensity information of the signal
<lihao> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程shifter_8bit

说明:利用VHDL语言实现的8bit移位寄存器的设置,可以实现左移或者右移,全部工程都在rar里面,可以直接使用。-Using the VHDL 8bit shift register settings, you can achieve the left or right, all the works are in rar inside, can be used directly.
<miller> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程DDS

说明:基于直接序列合成的vhdl语言 基于直接序列合成的vhdl语言-Synthesis based on direct sequence vhdl language synthesis based on direct sequence vhdl language synthesis based on direct sequence vhdl language
<beyondall_zhao> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程module-mf

说明:verilog Implementation of Mean filter to implement in FPGA
<chaitu> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程tb

说明:fft128_64的testbench文件,用于测试fft的正确性。已验证其正确性,喜欢的就拿走啦-Fft128_64 testbench files, used for testing the correctness of the FFT
<KID> 在 2025-02-08 上传 | 大小:13kb | 下载:0

[VHDL编程clock

说明:本程序实现数字钟系统,有整点报时功能,可显示切换年月日,定时功能-Digital clock system of this program, with the whole point timekeeping function, can display the date, the timing function
<Gareth> 在 2025-02-08 上传 | 大小:13kb | 下载:0
« 1 2 ... .14 .15 .16 .17 .18 3019.20 .21 .22 .23 .24 ... 4311 »

源码中国 www.ymcn.org