[VHDL编程] VHDL语言的UART串行接口芯片程序

说明：VHDL语言的UART串行接口芯片程序
<redskier> 在 2009-07-09 上传 | 大小：16.72kb | 下载：1

[VHDL编程] FFT_64point

说明：该工程实现了一个64点DIF FFT，verilog编写，通过Modelsim功能仿真。
<coolaler2010> 在 2012-05-02 上传 | 大小：16.41kb | 下载：0

[VHDL编程] UDP_verilog

说明：Implemented with verilog UDP protocols, including arp, udp, ip fragmentation protocol, etc.
<sunhaichaook@163.com> 在 2017-07-13 上传 | 大小：16.61kb | 下载：0

[VHDL编程] 关于timescale的用法

说明：关于verilog timescale的解释(verilog)
<chen168 > 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] BCH

说明：BCH coder and decoder. Uses special DMA connection
<Arrtix > 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] 标准SDR SDRAM控制器参考设计，Lattice提供

说明：说明： SDR SDRAM 控制器 来自lattice 已经分析代码可用!大家可以参考修改，形成自己的实例(Descr iption: SDR SDRAM controller from lattice has been analyzed code available, we can refer to modify, to form their own examples)
<modelsim > 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] avalon-i2c

说明：基于verilog的I2C实现，可以通过软核或者ARM核进行控制哦。(The implementation of I2C based on Verilog can be controlled by soft core or ARM core)
<shiyangcool > 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] disparity

说明：Disparity mapp code in VHDL
<tamero > 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] xapp879

说明：pll 动态从配置锁相环时钟输出，为官网demo(pll reconfig xilinx vivado)
<没法注册> 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] e1framerdeframer_latest.tar

说明：e1 framder defr a mer.
<aprsc7> 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] 友晶Sdram_Control_4Port

说明：sdram控制器，基础资料以及常用芯片手册(some article about sdram controller, basic datasheet)
<sanjn> 在 2025-02-11 上传 | 大小：17kb | 下载：0

[VHDL编程] rtl

说明：实现AD7606数据采集，基于xilinx的6系列(Realization of AD7606 data acquisition)
<歌不尽江湖> 在 2025-02-11 上传 | 大小：17kb | 下载：0