[VHDL编程] Synthesizable_FIFO_verilog

说明：Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For t
<lianlianmao> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] fpu

说明：使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。-Described in VHDL language using single-precision floating-point processor. Web site source code from abroad. Can be achieved single precision floating point addition and su
<WeimuMa> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] 2522848

说明：
<zjl> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] pulsecompression

说明：根据外部控制指令和送入的波形参数，在FPAG中实现任意波形的脉冲压缩。程序采用VHDL语言编写，并在实际系统中测试证明能够实现功能。-External control in accordance with instructions and sent to the waveform parameters, in FPAG arbitrary waveform to achieve the pulse compression. Proced
<蒋留兵> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] ditie

说明： 以一个完整的状态机来实现自动售票机的所有功能，这样设计较为方便 ，不用分片制作。 但缺点是实际功能会受到一些影响（器件选择上的问题）。 -To a complete state machine to realize automatic ticket vending machines all the features, so the design is more convenient, do not slice product
<zsb> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] gh_uart_16550_080407

说明：FPGA开发中常用的串口模块，经过本人调试，非常实用-Commonly used in FPGA development serial module, after I debug, very useful
<libin> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] plj

说明： [frequent.rar] - 等精度频率计的设计，已经在实验箱上运行的。 -[frequent.rar]- such as the frequency accuracy of the design, the experiment has been running on me.
<luoliwen> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] CRACK

说明：附件为Synplify9.2.2的license和破解方法-Annex for the license and crack Synplify9.2.2 method
<zhang> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] bluetooth

说明：ip核，蓝牙bluetooth的fpga硬件实现-ip nuclear, Bluetooth bluetooth realize the FPGA hardware
<惠普> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] RS232

说明：基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using
<陈泽涛> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] DM9000A

说明：Verilog 编写的网卡DM9000A的IP核，altera公司寄的DE2系统中的源程序核-Verilog prepared DM9000A the IP core network card, altera company sent DE2 System source of nuclear
<zhyy> 在 2025-02-11 上传 | 大小：16kb | 下载：0

[VHDL编程] fpga1223344

说明：基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.-FPGA-based prescaler, can change the parameters, different multiples of the sub-frequency.
<张大明> 在 2025-02-11 上传 | 大小：16kb | 下载：0