资源列表
[VHDL编程] shuzizhong
说明:本数字钟可实现正常计时,支持12小时和24小时两种计时方式的切换,允许用户手动调时和整点报时功能。 系统对外向用户提供了两个按键:功能键和调整键.功能键用于功能选择,调整键用于相关的时间调整. 当接通电源后系统便开始正常计时,如果按一下功能键,则进入调小时模式,再按一次则进入调分模式,再按则进入12/24小时模式选择设定,再按则恢复到正常计时状态. 在正常计时状态下,用户可以选择12或24小时的计时方式,第六个数码管的右下方小点亮表<ggy> 在 2025-02-11 上传 | 大小:17kb | 下载:0
[VHDL编程] VHDL_pinlvbiao
说明:VHDL实现数字频率表功能,针对中科大复杂数字系统设计大实验进行功能补充-VHDL digital frequency table for the USTC complex digital systems design experimental functional supplement<朱闻博> 在 2025-02-11 上传 | 大小:17kb | 下载:0
[VHDL编程] vhdl_sigmadelta
说明:Sigma-Delta audio DAC. Connect a RC lowpass filter to the pin to reduce noise and improve the audio quality.<topper1010> 在 2025-02-11 上传 | 大小:17kb | 下载:0
[VHDL编程] src
说明:AXI Slave codes in verilog. Downloded from www.opencores.org free download<Shibin Bose K> 在 2025-02-11 上传 | 大小:17kb | 下载:0