资源列表
[VHDL编程] Sdram_Control_4Port
说明:使用verilog HDL写的sdram(SDR)的控制器源代码,具有很好的可移植性,试验的例子已经通过QuartusII 9.0编译通过,可以运行在cycloneII上-Controller source code using verilog HDL written in the sdram (SDR), has good portability, test examples via the QuartusII 9.0 compile<李立鸣> 在 2025-02-12 上传 | 大小:20kb | 下载:0
[VHDL编程] half-adder
说明:半加器 东北大学秦皇岛分校 电子设计自动化 实验-Half adder Northeastern University at Qinhuangdao electronic design automation experiment<yuxi> 在 2025-02-12 上传 | 大小:20kb | 下载:0