[VHDL编程] additionneurcomplet

说明：additionneur complet
<jihed> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] ddscordic

说明：ddscordic.rar文件，有关直接频率合成器的similink下搭建模块电路-ddscordic.rar
<222> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] Rejestr_przesuwny

说明：shift-register, model-vhdl
<kaibuk> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] vhdl3

说明：CAT1025是基于微控制器系统的存储器和电源监控的完全解决方案。它们利用低功耗CMOS技术将2kbit的串行EEPROM存储器和带掉电保护的系统电源监控电路集成在一起。存储器采用400kHz的I2C总线接口。我们将数据通过I2C总线的写操作送到EEPROM里面，然后，再通过I2C总线的读操作将其读出。-CAT1025 is based on the micro-controller system memory and power mo
<王记存> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] traffic

说明：采用VHDL语言编写的控制交通灯工作的程序。分为四个部分：1，分频器，2，计数并产生控制信号，3，交通灯信号产生，4，交通灯总体描述。点击lzh6.aws打开工作空间-VHDL language used to control traffic lights work procedures. Divided into four parts: 1, divider, 2, count and generates control signal
<李修函> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] mem32_to_pcitarget_verilog

说明：This design example shows how to implement interface between 32-bit pci target Altera megafunction instantiation and a 32-bit synchronous memory
<minitman> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] factorial

说明：verilog code for factorial algorithm
<swapna> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] xc9500xlIBIS

说明：XC9500XL CPLD IBIS Model
<reza> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] comparator_2

说明：General digital comparator
<Ding Shijing> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] uart

说明：模拟串口程序，VHDL语言编写，带modem。-vhdl
<xinghaili> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] parity_generator

说明：parity generator Parity bits are extra signals which are added to a data word to enable error checking. There are two types of Parity - even and odd. An even parity generator will produce a logic 1 at its output if the
<swapnil> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] rtl

说明：LCD1602 Verilog 代码实现。包括数据读写，地址读写，初始化。支持4位总线格式。注意:此程序已经在ML506板子上验证过。本人花了好几天调试，开发出来的。值得推荐。-Verilog coding for LCD1602 display
<liangyao> 在 2025-02-12 上传 | 大小：20kb | 下载：0