[VHDL编程] mdf-code-4m-net

说明：median filter algorithm , VHDL code
<ravitikkam> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] PLL

说明：Phase locked loop(PLL) Verilog HDL code
<hr> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] wb_conbus

说明：wishbone的verilog代码的实现，标准的协议规范-wishbone of the verilog code implementation, the standard protocol specification
<蔡搏> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] usb2.0-verilog-hdl

说明：usb2.0协议层的verilog hdl实现-usb2.0 protocol layer implementation verilog hdl
<liguangwen> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] CANoe_Beispiel

说明：CAN Controller code VHDL
<will> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] fifo

说明：异步FIFO的VHDL程序，已经通过quartus编译和仿真。 -Asynchronous FIFO, VHDL program, has been compiled by quartus and simulation.
<白斌> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] clock

说明：闹钟系统的控制 闹钟系统的移位寄存器 闹钟系统的闹钟寄存器和时间计数器 闹钟系统的显示驱动器 闹钟系统的分频器 闹钟系统的整体组装-Alarm system, alarm system control shift register alarm system alarm registers and the time counter display driver alarm system, alarm syste
<houxinghai> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] quartus.ii.11.0-crack

说明：这是最新版的quartus11.0的破解文件，怎么做我就不说了，里面说的很清楚，我已经尝试，保证能用！希望大家学习愉快！ 另外此破解只做内部测试交流，切勿用于商业用途，否则后果自负，请勿广泛传播。-This is the latest version of the quartus11.0 the crack file, how do I do not say, which made it very clear, I have tri
<王飞> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] alarm

说明：闹钟设计，VHDL，源代码。 -Alarm clock design, VHDL, the source code.
<车雪蓉> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] dac0832

说明：波形发生器FPGA程序，很好用的，发生器0~1M波形特别好，最低能达到0.02Hz的变化-Waveform Generator FPGA program, the good, the waveform generator 0 ~ 1M particularly good, the minimum changes to achieve 0.02Hz
<wenj> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] pic1

说明：PIC microcontroller code in verilog -PIC microcontroller code in verilog --VVV
<hr> 在 2025-02-12 上传 | 大小：20kb | 下载：0

[VHDL编程] Hex2Verilog

说明：《基于VHDL的FPGA与NIOS II实例精炼》第十八章 UART核的应用 - 视... -《基于VHDL的FPGA与NIOS II实例精炼》第十八章 UART核的应用- 视...
<liang> 在 2025-02-12 上传 | 大小：20kb | 下载：0