[VHDL编程] DE2_VGA_pattern_gen

说明：在vga上找到pattern的位置
<elishay75> 在 2010-01-15 上传 | 大小：19.07kb | 下载：0

[VHDL编程] booth_mul

说明：一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。-a 16 to be completed with symbols/unsigned multiplication of the number of binary multipliers.
<*> 在 2025-04-25 上传 | 大小：19kb | 下载：0

[VHDL编程] dll11254

说明：数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件-digital phase-locked loop DPLL VERLOG code MODELSIM under the projects, a test document
<刘仪> 在 2025-04-25 上传 | 大小：19kb | 下载：0

[VHDL编程] sdramcore

说明：
<韩> 在 2025-04-25 上传 | 大小：19kb | 下载：0

[VHDL编程] entropy_coding

说明：用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码 有测试文档 -using Verilog His descr iption of coding (entropy coding) for image compression test files are encoded
<周信均> 在 2025-04-25 上传 | 大小：19kb | 下载：0

[VHDL编程] thirty_VHDL_coder

说明：三十个vhdl源码，对于刚开始学习vhdl的很有帮助，可以帮助理解数字电路-30 vhdl source for the beginning of the study vhdl helpful, and can help to understand digital circuit
<江汉> 在 2025-04-25 上传 | 大小：19kb | 下载：0

[VHDL编程] VHDL——如何写简单的testbench

说明：基于VHDL的testbench编写攻略(VHDL based on the preparation of testbench Raiders)
<onewayxiang > 在 2025-04-25 上传 | 大小：20kb | 下载：0

[VHDL编程] 7OFoAtBQqia.js

说明：1234231237456426786167567667676676
<Rahit > 在 2025-04-25 上传 | 大小：20kb | 下载：0

[VHDL编程] ddr_sdram

说明：包含ddr_sdr_conf_pkg.vhd，reset.vhd，ddr_dcm.vhd，user_if.vhd，ddr_sdram.vhd，Mt46v16m16.vhd以及仿真TB文件；设计采用Virtex ii系列芯片，DDR_SDRAM型号为Mt46v16m16，可用于进行DDR控制的初步学习使用；通过细致了解并进行逻辑控制，可深入理解DDR芯片内部构造； 支持133MHz系统时钟频率，突发长度为2，可进行读、写、NOP、激活、
<唛侬 > 在 2025-04-25 上传 | 大小：20kb | 下载：0

[VHDL编程] pci9504

说明：Verilog 语言编写 PCI9054 控制器的接口电路，实现 PCI总线到本地 8 位总线的转接控制(The Verilog language writes the interface circuit of the PCI9054 controller to realize the transfer control of the PCI bus to the local 8 bit bus)
<jcg17 > 在 2025-04-25 上传 | 大小：20kb | 下载：0

[VHDL编程] receive_nrf24l01

说明：该资料包含用verilog实现的NRF24l01无线芯片接收数据功能，在EP4CE22F17芯片上实现。(The data includes the function of receiving data from the NRF24l01 wireless chip implemented by Verilog and implemented on the EP4CE22F17 chip.)
<杨雷 > 在 2025-04-25 上传 | 大小：20kb | 下载：0

[VHDL编程] clock

说明：用VHDL完成的数字钟设计。可选24h与12h两种时制，运用到按键消抖。(The digital clock is designed with VHDL. Optional 24h and 12h two kinds of time system, apply to the button to shake.)
<redsoul丶> 在 2025-04-25 上传 | 大小：20kb | 下载：0